[发明专利]检测PCIe芯片异常的方法及计算机设备有效
| 申请号： | 201711044736.9 | 申请日： | 2017-10-31 |
| 公开（公告）号： | CN109726055B | 公开（公告）日： | 2021-01-12 |
| 发明（设计）人： | 柴峰;陈加怀;李道宏 | 申请（专利权）人： | 华为技术有限公司 |
| 主分类号： | G06F11/22 | 分类号： | G06F11/22;G06F11/263 |
| 代理公司： | 北京三高永信知识产权代理有限责任公司 11138 | 代理人： | 罗振安 |
| 地址： | 518129 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种检测PCIe芯片异常的方法及计算机设备，所述计算机设备包括：CPU、与CPU耦合的PCIe芯片，以及与PCIe芯片耦合的CPLD；其中，PCIe芯片的心跳信号引脚与CPLD的信号检测引脚电性连接，PCIe芯片通过心跳信号引脚向CPLD输出心跳信号，心跳信号用于指示PCIe芯片是否正常工作。CPLD用于根据信号检测引脚获取的心跳信号确定PCIe芯片是否正常工作；当确定PCIe芯片异常工作时，控制PCIe芯片下电。本申请实施例通过硬件手段检测PCIe芯片是否正常工作，并在检测出PCIe芯片异常时，通过硬件手段断开PCIe芯片与CPU之间的链路，从而提高异常检测速度，且更为及时地断链。 | ||
| 搜索关键词： | 检测 pcie 芯片 异常 方法 计算机 设备 | ||
【主权项】：
1.一种计算机设备，其特征在于，所述计算机设备包括：中央处理器CPU、与所述CPU耦合的高速外围组件互连PCIe芯片，以及与所述PCIe芯片耦合的复杂可编程逻辑器件CPLD；其中，所述PCIe芯片的心跳信号引脚与所述CPLD的信号检测引脚电性连接，所述PCIe芯片通过所述心跳信号引脚向所述CPLD输出心跳信号，所述心跳信号用于指示所述PCIe芯片是否正常工作；所述CPLD，用于根据所述信号检测引脚获取的所述心跳信号确定所述PCIe芯片是否正常工作；当确定所述PCIe芯片异常工作时，控制所述PCIe芯片下电。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华为技术有限公司，未经华为技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711044736.9/，转载请声明来源钻瓜专利网。
- 上一篇：输入装置检测系统及其方法
- 下一篇：一种改善VR时序信号不单调的方法与系统
