[发明专利]基于ARM11和FPGA全功能数控系统

摘要

本发明公开了基于ARM11和FPGA全功能数控系统。主控制器包括加工程序的输入和显示，并将输入的数控加工代码进行格式检查和编译，然后进行刀具补偿计算，并将计算结果通过并行总线发送给运动控制子系统，并且能够实时查询运动控制器子系统的运行状态和处理运动控制器发送的请求；运动控制器包括通过并口总线接受来自主控系统的圆弧、直线目标位移数据及速度、加速度和IO控制命令，同时系统的工作状态反馈给主控制器。本发明的有益效果是能够提供高速高精控制的运动控制器及平台。

主权项

1.基于ARM11和FPGA全功能数控系统，其特征在于：由主控制器和运动控制器组成；其中，主控制器功能为：加工程序的输入和显示，并将输入的数控加工代码进行格式检查和编译，然后进行刀具补偿计算，并将计算结果通过并行总线发送给运动控制子系统，并且能够实时查询运动控制器子系统的运行状态和处理运动控制器发送的请求；运动控制器的功能为：通过并口总线接受来自主控系统的圆弧、直线目标位移数据及速度、加速度和IO控制命令，同时系统的工作状态反馈给主控制器；主控制器控制软件以基于Xenomai实时性的嵌入式Linux系统为基础，形成能够支持多任务的实时性软件平台；以Nios II软核为软件基础构建可以实现高速高精控制的运动控制器软件平台；/n所述主控制器最小系统包括核心芯片s3c6410、电源、时钟、复位电路、DDRAM、NANDFlash和JTAG电路，主控系统的外设接口包括8寸TFT LCD、以太网口、USB、SD卡和数控键盘；采用2片16位的DDRAM芯片K4X51163PEL组成32位的DDRAM使用，s3c6410处理器与DDRAM连接中，CS、/CS是差分时钟输入信号，CKE是时钟使能信号，/CS作为芯片的片选信号，RAS、/CAS、/WE是芯片读写的命令信号，L(U)DM是数据输入掩码信号，L(U)DQS为数据选通信号，LDQS对应高8位数据，UDQS对应低8位数据，s3c6410处理器的低位数据线DATA[15..0]和DM[1..0]相组合控制的低位DDRAM，高位数据线DATA[31..15]和DM[3..2]相组合控制高位的DDRAM，ADDR[15..0]作为DDRAM的地址信号，Nand flash型号为K9LBG8U0，s3c6410与Nandflash的连接中，Nand flash的存储片选信号为CS[3..2]，指令锁存使能信号为FCLE，片选使能信号为FALE，片选读/写使能信号为FREN/FWEN；/n所述运动控制器通过并口总线模块与上位机通讯，接受来自上位机译码和刀补之后计算生成的直线、圆弧轮廓数据、速度控制参数和I/O控制命令，同时控制器通过该模块将当前的工作状态发送给上位机；NiosⅡ软核作为控制器的核心模块，首先要读取数据存储模块中的位移、速度和加速度数据，根据要求完成速度控制和粗插补计算，然后将单个插补周期的位移增量发送到精插补模块，精插补模块将收到的位移增量数据转化为脉冲和方向信号输入到驱动中，控制电机协调进给；同时Nios II读取编码器模块中电机位置数据并存储，以便上位机读取；运动控制器核心芯片型号为EP4CE15F17C8N，s3c6410处理器与EP4CE15F17C8N并口总线连接，在EP4CE15F17C8内构建双口RAM实现数据的存储并作为运动控制器端的数据接口，同时s3c6410端选择32位外部存储模块控制器与之相连。/n