[发明专利]一种低漏源通态电阻的UMOS器件结构及制备方法在审

专利信息
申请号: 201711066266.6 申请日: 2017-11-02
公开(公告)号: CN107845581A 公开(公告)日: 2018-03-27
发明(设计)人: 吴昊;杨丰;付晓君;向凡;郑直 申请(专利权)人: 中电科技集团重庆声光电有限公司
主分类号: H01L21/336 分类号: H01L21/336;H01L29/78
代理公司: 北京同恒源知识产权代理有限公司11275 代理人: 赵荣之
地址: 401332 重庆市*** 国省代码: 重庆;85
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及一种低漏源通态电阻的UMOS器件结构及制备方法,该结构包括P+型衬底;设置于所述P+型衬底表面的外延层;设置于所述外延层表面N型体区;设置于所述N型体区表面P+型源区;贯穿所述P+型源区和N型体区且位于外延层内的沟槽;对沟槽的底部进行P型杂质二次掺杂,掺杂区域位于外延层内;设置于沟槽底部及侧壁的栅氧化层;设置于栅氧化层表面且填充所述沟槽的栅极多晶硅。本发明可在传统UMOS结构基础上,降低漏源通态电阻超过10%。本发明工艺简单易行,实施度高,且新的UMOS结构清楚简单,稳定可靠,易实现,具有高度的产业利用价值。
搜索关键词: 一种 低漏源通态 电阻 umos 器件 结构 制备 方法
【主权项】:
一种低漏源通态电阻的UMOS器件结构,其特征在于:包括P+型衬底(101);设置于所述P+型衬底表面的外延层(102);设置于所述外延层表面N型体区(103);设置于所述N型体区表面P+型源区(107);贯穿所述P+型源区和N型体区且位于外延层内的沟槽(201);对沟槽的底部进行P型杂质(104)二次掺杂,掺杂区域位于外延层内;设置于沟槽底部及侧壁的栅氧化层(105);设置于栅氧化层表面且填充所述沟槽的栅极多晶硅(106)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中电科技集团重庆声光电有限公司,未经中电科技集团重庆声光电有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201711066266.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top