[发明专利]沟槽外延的填充方法有效
申请号: | 201711075651.7 | 申请日: | 2017-11-06 |
公开(公告)号: | CN107946175B | 公开(公告)日: | 2020-08-11 |
发明(设计)人: | 伍洲 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L21/02 | 分类号: | H01L21/02 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 郭四华 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种沟槽外延的填充方法,包括步骤:形成由第一氧化层、第二氮化层和第三氧化层叠加的硬质掩模层;光刻定义出沟槽的形成区域并对硬质掩模层进行刻蚀;以硬质掩模层为掩模对半导体衬底进行刻蚀形成沟槽;采用湿法刻蚀工艺去除第三氧化层;形成牺牲氧化层并湿法去除;进行外延生长形成沟槽外延层填充沟槽。利用第二氮化层在去除第三氧化层和牺牲氧化层的过程中不被刻蚀的特点,使沟槽之间半导体衬底的顶部被第二氮化层覆盖,防止相邻沟槽的沟槽外延层延伸到第二氮化层的表面并相互合并,减少沟槽外延层的应力,能避免由此产生的位错,提高器件的性能。 | ||
搜索关键词: | 沟槽 外延 填充 方法 | ||
【主权项】:
一种沟槽外延的填充方法,其特征在于,包括如下步骤:步骤一、在半导体衬底表面形成由第一氧化层、第二氮化层和第三氧化层叠加形成的硬质掩模层;步骤二、光刻定义出沟槽的形成区域,采用刻蚀工艺依次去除所述沟槽的形成区域中的所述第三氧化层、所述第二氮化层和所述第一氧化层从而形成硬质掩模层开口;步骤三、以所述硬质掩模层为掩模对所述硬质掩模层开口底部的所述半导体衬底进行刻蚀形成所述沟槽;步骤四、采用湿法刻蚀工艺去除所述第三氧化层;步骤五、在所述沟槽的侧面和底部表面形成牺牲氧化层,之后采用湿法刻蚀工艺去除所述牺牲氧化层;步骤六、进行外延生长形成沟槽外延层填充所述沟槽,利用所述第二氮化层在去除所述第三氧化层和所述牺牲氧化层的过程中不被刻蚀的特点,使所述沟槽之间所述半导体衬底的顶部被所述第二氮化层覆盖,防止相邻所述沟槽的所述沟槽外延层延伸到所述第二氮化层的表面并相互合并,减少所述沟槽外延层的应力。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201711075651.7/,转载请声明来源钻瓜专利网。
- 上一篇:形成硅层的方法、形成图案的方法和使用其制造半导体器件的方法
- 下一篇:Ga
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造