[发明专利]浅沟槽隔离结构、半导体器件及其制造方法有效
申请号: | 201711086965.7 | 申请日: | 2017-11-07 |
公开(公告)号: | CN109755172B | 公开(公告)日: | 2021-01-01 |
发明(设计)人: | 刘金华 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 |
主分类号: | H01L21/762 | 分类号: | H01L21/762 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 屈蘅;李时云 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种浅沟槽隔离结构、半导体器件及其制造方法,在浅沟槽的侧壁上覆盖衬氧化层后并填充一定深度的第一隔离材料层后,在第一隔离材料层上方的衬氧化层侧壁上再形成一层衬介质层,使得第一隔离材料层上方的浅沟槽侧壁变厚,用于填充第二隔离材料层的窗口变窄,之后通过第二隔离材料层填满浅沟槽时,可以使得第二隔离材料层在浅沟槽顶部边缘处相对向内收缩,从而可以避免后续工艺对顶部边缘的第二隔离材料层的损伤,进而能够避免浅沟槽隔离结构顶部边缘处的边沟现象,提高浅沟槽隔离结构的隔离性能和半导体器件的可靠性。 | ||
搜索关键词: | 沟槽 隔离 结构 半导体器件 及其 制造 方法 | ||
【主权项】:
1.一种浅沟槽隔离结构的制造方法,其特征在于,包括以下步骤:提供半导体衬底,在所述半导体衬底表面上依次形成垫氧化层和硬掩膜层,并依次刻蚀所述硬掩膜层、垫氧化层和一定厚度的半导体衬底,以在所述半导体衬底中形成浅沟槽;在所述浅沟槽的侧壁和底壁上形成衬氧化层;形成填充所述浅沟槽部分深度并暴露出所述部分深度上方的衬氧化层侧壁的第一隔离材料层;在所述浅沟槽中形成覆盖在所述暴露出的衬氧化层侧壁上的衬介质层;形成填满所述浅沟槽的第二隔离材料层,所述第二隔离材料层覆盖所述衬介质层和第一隔离材料层;依次去除所述半导体衬底上的所述硬掩膜层和垫氧化层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司,未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201711086965.7/,转载请声明来源钻瓜专利网。
- 上一篇:沟槽的形成方法和浅沟槽隔离结构的形成方法
- 下一篇:形成氧化硅层的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造