[发明专利]一种具有扩大E‑SOA区域的LDMOS器件及其制造方法

摘要

本发明涉及一种具有扩大E‑SOA区域的LDMOS器件及其制造方法，一方面通过在P衬底（10）和N型外延层（12）之间引入第一重掺杂P+区（11），该第一重掺杂P+区（11）给漏电极（21）发生雪崩击穿产生的空穴载流子，提供了新的泄放通道；另一方面，该新的泄放通道使得大部分的漏端空穴不再从表面流通，减少了被俘获到N型外延层（12）表面场氧化层（17）中的空穴数，进一步提高了器件的可靠性，扩大了E‑SOA区域。

主权项

一种具有扩大E‑SOA区域的LDMOS器件，其特征在于：包括P衬底(10)、第一重掺杂P+区(11)、N型外延层(12)、第二重掺杂P+区(13)、P型体区(14)、重掺杂N+区(15)、漏侧重掺杂N+区(16)、场氧化层(17)、栅氧化层(18)、栅电极(19)、源电极(20)和漏电极(21)；其中，以P衬底(10)水平角度为参照，第一重掺杂P+区(11)水平内嵌设置于P衬底(10)的上表面，第一重掺杂P+区(11)的上表面与P衬底(10)的上表面相平齐，第一重掺杂P+区(11)的下表面位于P衬底(10)中，且第一重掺杂P+区(11)的其中一端对接P衬底(10)上其中一侧的边缘；N型外延层(12)设置于P衬底(10)的上表面，第二重掺杂P+区(13)竖直内嵌设置于N型外延层(12)的上表面，第二重掺杂P+区(13)的顶端端面与N型外延层(12)的上表面相平齐，第一重掺杂P+区(11)上对接P衬底(10)一侧边缘的端部的侧面，与第二重掺杂P+区(13)的底端相对接，且第二重掺杂P+区(13)上其中一侧对接N型外延层(12)上对应一侧的边缘，第二重掺杂P+区(13)的另一侧位于N型外延层(12)中，在LDMOS器件的剖面视图上，第一重掺杂P+区(11)与第二重掺杂P+区(13)相互垂直，构成L形状P+电荷区；P型体区(14)内嵌设置于N型外延层(12)的上表面，P型体区(14)的上表面与N型外延层(12)的上表面相平齐，且P型体区(14)的其中一侧与第二重掺杂P+区(13)位于N型外延层(12)中的一侧表面相对接；重掺杂N+区(15)内嵌设置于P型体区(14)上表面，重掺杂N+区(15)的上表面与P型体区(14)的上表面相平齐，重掺杂N+区(15)的下表面位于P型体区(14)中，且重掺杂N+区(15)的其中一侧对接第二重掺杂P+区(13)上位于N型外延层(12)中的一侧表面；漏侧重掺杂N+区(16)内嵌设置于N型外延层(12)的上表面，漏侧重掺杂N+区(16)的上表面与N型外延层(12)的上表面相平齐，漏侧重掺杂N+区(16)的下表面位于N型外延层(12)中，且漏侧重掺杂N+区(16)其中一侧与N型外延层(12)上相对对接第二重掺杂P+区(13)一侧的另一侧边缘相对接；场氧化层(17)设置于N型外延层(12)的上表面，栅氧化层(18)设置于P型体区(14)的上表面，栅电极(19)内嵌设置于栅氧化层(18)的上表面，源电极(20)和漏电极(21)设置于LDMOS器件上表面，源电极(20)同时对接重掺杂P+区(13)顶端端面与重掺杂N+区(15)上表面，漏电极(21)对接漏侧重掺杂N+区(16)的上表面。