[发明专利]锁相回路电路在审
| 申请号： | 201711096553.1 | 申请日： | 2017-11-09 |
| 公开（公告）号： | CN109412587A | 公开（公告）日： | 2019-03-01 |
| 发明（设计）人： | 管挺贵;张智贤;沈瑞滨;吴青阳 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H03L7/099 | 分类号： | H03L7/099;H03L7/08 |
| 代理公司： | 南京正联知识产权代理有限公司 32243 | 代理人： | 顾伯兴 |
| 地址： | 中国台湾新竹科*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例公开一种锁相回路电路。所述电路包括数字开关式锁相回路(PLL)及下取样电路，所述数字开关式锁相回路电连接到输入时钟信号连接及输出时钟信号连接，所述下取样电路连接到输入时钟信号连接。所述电路还包括数字控制延迟线及注入脉冲发生器，所述数字控制延迟线接收下取样电路的输出，所述注入脉冲发生器接收数字控制延迟线的输出且被连接成向数字开关式锁相回路(PLL)的一部分提供注入脉冲。所述电路进一步包括注入定时校准电路，所述注入定时校准电路连接到数字控制延迟线的控制输入。所述电路提供对注入定时的校准及带宽优化，从而减小锁相回路的输出信号中的抖动。 | ||
| 搜索关键词： | 数字控制 锁相回路 延迟线 数字开关式 取样电路 锁相回路电路 脉冲发生器 电路 输入时钟 校准电路 信号连接 输出时钟信号 带宽优化 电路提供 输出信号 输出 校准 电连接 抖动 脉冲 减小 | ||
【主权项】：
1.一种锁相回路电路，其特征在于，包括：锁相回路，电连接到输入时钟信号连接及输出时钟信号连接；下取样电路，连接到所述输入时钟信号连接；数字控制延迟线，接收所述下取样电路的输出；注入脉冲发生器，接收所述数字控制延迟线的输出且被连接成向所述锁相回路的一部分提供注入脉冲；以及注入定时校准电路，连接到所述数字控制延迟线的控制输入。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711096553.1/，转载请声明来源钻瓜专利网。
