[发明专利]一种FCE二极管及其制造方法有效

专利信息
申请号: 201711097975.0 申请日: 2017-11-09
公开(公告)号: CN109768075B 公开(公告)日: 2021-10-01
发明(设计)人: 刘国友;朱利恒;戴小平;罗海辉;黄建伟 申请(专利权)人: 株洲中车时代半导体有限公司
主分类号: H01L29/06 分类号: H01L29/06;H01L29/861;H01L21/329
代理公司: 北京聿宏知识产权代理有限公司 11372 代理人: 吴大建;张杰
地址: 412001 湖南省株洲市石峰*** 国省代码: 湖南;43
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种FCE二极管及其制造方法。所述FCE二极管包括:漂移层;位于漂移层的第一表面上的P型层;位于漂移层的第二表面上的N‑缓冲层;通过向N‑缓冲层注入N型离子而形成的N++掺杂层,其中N++掺杂层的厚度小于N‑缓冲层的厚度;通过刻蚀N++掺杂层而形成的多个N++掺杂区以及每两个相邻N++掺杂区之间的沟槽,沟槽的底部10接触所述N‑缓冲层;通过沟槽向N‑缓冲层注入P型离子而形成的不与N++掺杂区接触的P++掺杂区,其中P++掺杂区的厚度小于N‑缓冲层的厚度。采用本发明在保证较好的软恢复特性的同时提高P++掺杂区的接触效果,进而同时降低了FCE二极管阴极面的接触电阻。
搜索关键词: 一种 fce 二极管 及其 制造 方法
【主权项】:
1.一种FCE二极管,其特征在于,包括:漂移层;位于所述漂移层的第一表面上的P型层;位于所述漂移层的第二表面上的N‑缓冲层;通过向所述N‑缓冲层注入N型离子而形成的N++掺杂层,其中所述N++掺杂层的厚度小于所述N‑缓冲层的厚度;通过刻蚀所述N++掺杂层而形成的多个N++掺杂区以及每两个相邻所述N++掺杂区之间的沟槽,所述沟槽的底部接触所述N‑缓冲层;通过所述沟槽向所述N‑缓冲层注入P型离子而形成的不与所述N++掺杂区接触的P++掺杂区,其中所述P++掺杂区的厚度小于所述N‑缓冲层的厚度。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株洲中车时代半导体有限公司,未经株洲中车时代半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201711097975.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top