[发明专利]半导体器件以及制造半导体器件的方法在审
申请号: | 201711098468.9 | 申请日: | 2017-11-09 |
公开(公告)号: | CN108074969A | 公开(公告)日: | 2018-05-25 |
发明(设计)人: | 宇佐美达矢 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H01L29/10 | 分类号: | H01L29/10;H01L21/336 |
代理公司: | 中原信达知识产权代理有限责任公司 11219 | 代理人: | 李兰;孙志湧 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及半导体器件以及制造半导体器件的方法。提供一种在其深沟槽中具有衬底接触且具有提高的特性的半导体器件。PVD金属膜,例如通过PVD形成的金属膜,用作作为贯穿n型外延层并到达其下的层的深沟槽中形成的最下层阻挡金属膜的第一阻挡金属膜。这种配置使其能在PVD金属膜和其下的硅层或硅衬底之间的边界处稳定地形成金属硅化物层,且由此稳定接触电阻。 | ||
搜索关键词: | 半导体器件 金属膜 阻挡金属膜 深沟槽 金属硅化物层 衬底接触 稳定接触 边界处 硅衬底 最下层 电阻 硅层 制造 贯穿 配置 | ||
【主权项】:
1.一种半导体器件,包括:具有第一区、第二区以及第三区的衬底;形成在所述第一区中的第一元件;形成在所述第二区中的第二元件;提供在所述第三区中的第一耦合部;以及提供在所述第二区中的第二耦合部,其中所述第一耦合部在到达所述衬底的第一沟槽中具有第一导体,其中所述第二耦合部在到达所述第二元件的部件的第二沟槽中具有第二导体,其中所述第一沟槽具有大于所述第二沟槽的纵横比的纵横比,其中所述第一导体具有形成在所述第一沟槽的底表面和侧壁上的第一导电膜、形成在所述第一导电膜上的第二导电膜、形成在所述第二导电膜上的第三导电膜、以及形成在所述第三导电膜上的第四导电膜,以便填充所述第一沟槽,其中所述第二导体具有形成在所述第二沟槽的底表面和侧壁上的所述第一导电膜、形成在所述第一导电膜上的所述第二导电膜、形成在所述第二导电膜上的所述第三导电膜、以及形成在所述第三导电膜上的所述第四导电膜,以便填充所述第二沟槽,以及其中所述第一导电膜是具有第一金属并且通过物理气相沉积形成的膜。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201711098468.9/,转载请声明来源钻瓜专利网。
- 上一篇:具有自对准栅极的穿隧FINFET
- 下一篇:III-V族半导体二极管
- 同类专利
- 专利分类