[发明专利]高精度电荷域流水线ADC共模电荷误差校准系统

摘要

本发明涉及一种高精度电荷域流水线ADC共模电荷误差校准系统，其包括电荷域流水线ADC电路，所述电荷域流水线ADC电路包括N级子传输电路，电荷域流水线ADC电路中的N级子传输电路间依次连接，每个子传输电路包括两个并列的数模混合控制型电荷传输电路BCT；还包括共模电荷检测装置、共模前馈装置、检测处理电路、M位调整寄存器组、共模校准控制器以及共模电荷调整装置，其中，共模电荷检测装置包括K路相互独立的共模电荷检测电路，共模前馈装置包括K路相互独立的共模前馈电路，M位调整寄存器组包括K路相互独立的M位调整寄存器，共模电荷调整装置包括K路相互独立的共模电荷调整电路；本发明能提高电荷域流水线模数转换器的性能。

主权项

1.一种高精度电荷域流水线ADC共模电荷误差校准系统，包括电荷域流水线ADC电路（5），所述电荷域流水线ADC电路（5）包括N级子传输电路（6），电荷域流水线ADC电路（5）中的N级子传输电路（6）间依次连接，每个子传输电路（6）包括两个并列的数模混合控制型电荷传输电路BCT；其特征是：还包括共模电荷检测装置、共模前馈装置、检测处理电路（2）、M位调整寄存器组、共模校准控制器（1）以及共模电荷调整装置，其中，共模电荷检测装置包括K路相互独立的共模电荷检测电路（4），共模前馈装置包括K路相互独立的共模前馈电路（3），M位调整寄存器组包括K路相互独立的M位调整寄存器（8），共模电荷调整装置包括K路相互独立的共模电荷调整电路（7）；电荷域流水线ADC电路（5）中前K级子传输电路（6）相应的差分输出端与共模电荷检测装置内K路共模电荷检测电路（4）的差分电荷输入端一一对应连接，共模电荷检测装置内K路共模电荷检测电路（4）与共模前馈装置内K路共模前馈电路（3）一一对应连接，且共模电荷检测装置内K路共模电荷检测电路（4）的输出端均与检测处理电路（2）连接；检测处理电路（2）与共模校准控制器（1）连接，共模校准控制器（1）与M位调整寄存器组内K路M位调整寄存器（8）的输入端连接，M位调整寄存器组内K路M位调整寄存器（8）与共模电荷调整装置内K路共模电荷调整电路（7）一一对应连接，共模电荷调整装置内K路共模电荷调整电路（7）与电荷域流水线ADC电路（5）内前K级子传输电路（6）相应的第二共模调整信号输入端一一对应连接；共模前馈装置内前K路共模前馈电路（3）与电荷域流水线ADC电路（5）内第二级至第（K+1）级子传输电路（6）相应的第一共模调整信号输入端一一对应连接，N为大于1的正整数，K为小于N‑1的正整数，M位大于1的正整数；所述共模校准控制器（1）能产生校准控制信号以及正常工作控制信号，共模校准控制器（1）产生校准工作信号时，能进入校准模式；在产生正常工作控制信号时，能进入正常工作模式，并且先进入校准模式后进入正常工作模式；进入校准模式时，共模校准控制器（1）通过校准控制信号将被检测电荷域流水线ADC电路（5）内的第一级子传输电路（6）的差分输入端连接到输入共模电压；共模电荷检测装置内K个共模电荷检测电路（4）被开启，K个共模电荷检测电路（4）对应的输出依次被检测处理电路（2）进行统计处理，然后由共模校准控制器（1）进行运算，并根据运算结果，依次对M位调整寄存器组内K个M位调整寄存器（8）进行赋值；共模电荷调整装置内K路共模电荷调整电路（7）根据K路M位调整寄存器（8）的M位数字码产生相应的补偿电压，通过补偿电压控制与共模电荷调整电路（7）相连接的级子传输电路（6）的共模电荷量；共模校准控制器（1）开启共模前馈装置内K个共模前馈电路（3），以利用K个共模前馈电路（3）分别对电荷域流水线ADC电路（5）的第二级子传输电路（6）至电荷域流水线ADC电路（5）的第（K+1）级子传输电路（6）进行一一对应的前馈补偿；在对子传输电路（6）进行前馈补偿后，共模校准控制器（1）通过校准控制信号将第一级子传输电路（6）的差分输入端从共模电平切换到采样保持电路，以进入正常工作模式；进入正常模式后，共模校准控制器（1）和检测处理电路（2）进入休眠模式；所述共模电荷检测电路（4）包括第一电荷检测器（9）、第二电荷检测器（10）、第三电荷检测器（11）以及第四电荷检测器（12），第一电荷检测器（9）、第四电荷检测器（12）分别连接子传输电路（6）的差分电荷输出端；第一电荷检测器（9）的输出端与采样开关S1的一端连接，采样开关S1的另一端与电容C1的一端以及采样开关S2的一端连接，采样开关S2的另一端与第二电荷检测器（10）的输出端连接，第二电荷检测器（10）的输入端与基准信号R_p连接，第三电荷检测器（11）的输入端与基准信号Rn连接，第三电荷检测器（11）的输出端与采样开关S3的一端连接，采样开关S3的另一端与电容C2的一端以及采样开关S4的一端连接，采样开关S4的另一端与第四电荷检测器（12）的输出端连接，电容C1的另一端与采样开关S5的一端以及全差分放大器的正输入端连接，电容C2的另一端与采样开关S6以及全差分放大器的负输入端连接，采样开关S6的另一端与采样开关S5的另一端连接，且采样开关S5的另一端以及采样开关S6的另一端接电压VSet；第一电荷检测器（9）、第四电荷检测器（12）、采样开关S1、采样开关S4连接第二时钟Φ₂，第二电荷检测器（10）、第三电荷检测器（11）、采样开关S2、采样开关S3、采样开关S5以及采样开关S6连接第一时钟Φ₁，第一时钟Φ₁与第二时钟Φ₂相互不交叠；共模前馈电路（3）包括PMOS电流镜电路、差分输入对、电流镜偏置电路、前馈调整NMOS管M_1FF和前馈调整NMOS管M_2FF；所述PMOS电流镜电路包括PMOS管M3及PMOS管M4，所述PMOS管M3的栅极端与PMOS管M3的漏极端、PMOS管M4的栅极端相连，PMOS管M3、PMOS管M4的源极端相互连接后接电源；PMOS管M3的栅极端、PMOS管M3的漏极端均与复位MOS管Ms1的漏极端相连，PMOS管M4的漏极端与复位MOS管Ms2的漏极端相连；复位MOS管Ms1和复位MOS管Ms2的栅极连接到第一时钟Ф₁：所述差分输入对包括MOS管M1及MOS管M2；所述MOS管M1的漏极端与复位MOS管Ms1的源极端相连；所述MOS管M2的漏极端与复位MOS管Ms2的源极端相连；所述MOS管M1的源极端通过源极电阻R1与MOS管M5的漏极端相连，且MOS管M2的源极端通过源极电阻R2与MOS管M5的漏极端相连；MOS管M5的栅极端与MOS管M8的栅极端、MOS管M8的漏极端连接，MOS管M5的源极端与MOS管M6的漏极端连接，MOS管M6的源极端接地，MOS管M6的栅极端与MOS管M7的栅极端以及MOS管M7的漏极端连接，MOS管M7的源极端以及MOS管M8的源极端接地；MOS管M7的漏极端接偏置电流Ib2，MOS管M8的漏极端接偏置电流Ib1；MOS管M1的栅极端与第一输出误差信号CM信号相连，MOS管M2的栅极端与第二输出误差信号CMn相连，PMOS管M4的漏极端还与前馈调整NOMS管M_1FF的栅极端、前馈调整NMOS管M_2FF的栅极端连接，前馈调整NOMS管M_1FF的源极端、前馈调整NMOS管M_2FF的源极端均接地；检测处理电路（2）包括一个16位计数器（24）、一个带脉冲吞咽的16位计数器（15）、一个K：1选择器（13）、第一8：1选择器（23）、第二8：1选择器（14），16:1选择器（16）、一个吞咽脉冲控制电路（21）、一个复位信号产生电路（22）、一个扫描序列发生器（20）、一个窗口信号发生器（19）、一个信号对比电路（17）以及一个读出控制器（18）；输入复位信号连接到带脉冲吞咽的16位计数器（15）的第一复位端和复位信号产生电路（22）的复位端；K：1选择器（13）的K个输入端分别连接到K个共模电荷检测电路（4）的输出端，K：1选择器的（13）输出端连接到第二8:1选择器（14）的数据输入端；第二8:1选择器（14）的控制输入端连接到共模选择控制信号，第二8:1选择器（14）的输出端连接到带脉冲吞咽的16位计数器（15）的第二复位端；带脉冲吞咽的16位计数器（15）的第三输入端连接到吞咽脉冲控制电路（21）的输出端，带脉冲吞咽的16位计数器（15）的第四输入端连接到输入时钟，带脉冲吞咽的16位计数器（15）的输出端连接到16:1选择器（16）的数据输入端和读出控制器（18）的数据输入端；16:1选择器（16）的控制信号输入端连接到扫描序列发生器（20）的输出端，16:1选择器（16）的数据输出端连接到信号对比电路（17）的第一数据输入端；信号对比电路（17）的第二数据输入端连接到窗口信号发生器（19）的输出端，信号对比电路（17）的输出端即输出标志信号SGN；读出控制器的（18）输出端即输出状态信号B3；复位信号产生电路（22）的输出端同时连接到吞咽脉冲控制电路（21）的复位信号输入端、扫描序列发生器（20）的复位信号输入端和16位计数器（24）的复位信号输入端；16位计数器（24）的第一输入端连接到输入时钟，16位计数器（24）的低4位输出端连接到吞咽脉冲控制电路（21）的控制信号输入端，16位计数器（24）的高8位输出端连接到第一8:1选择器（23）数据信号输入端；第一8:1选择器（23）的输出端连接到复位信号产生电路（22）的数据输入端。