[发明专利]可精确控制共模电荷量的全差分电荷传输电路

摘要

本发明涉及一种可精确控制共模电荷量的全差分电荷传输电路，其包括第一数模混合控制型电荷传输电路以及第二数模混合控制型电荷传输电路；还包括第一共模电荷检测电路、共模前馈电路、第二共模电荷检测电路、检测处理电路、共模电荷调整电路、M位调整寄存器以及校准控制器；本发明能够自动检测电荷域流水线模数转换器中的共模电荷误差，并对该共模电荷误差进行精确补偿，以克服共模电荷误差对现有电荷域流水线模数转换器的动态性能的限制，进一步提高现有电荷域流水线模数转换器的转换性能。

主权项

1.一种可精确控制共模电荷量的全差分电荷传输电路，包括第一数模混合控制型电荷传输电路（3）以及第二数模混合控制型电荷传输电路（4）；其特征是：还包括第一共模电荷检测电路（1）、共模前馈电路（2）、第二共模电荷检测电路（5）、检测处理电路（7）、共模电荷调整电路（6）、M位调整寄存器（8）以及校准控制器（9）；差分输入端Q_in,p、差分输入端Q_in,n分别连接到第一共模电荷检测电路（1）的差分电荷输入端，第一共模电荷检测电路（1）的输出端连接到共模前馈电路（2）的输入端；共模前馈电路（2）的输出端Vf同时连接到第一数模混合控制型电荷传输电路（3）的第一共模调整信号输入端FF、第二数模混合控制型电荷传输电路（4）的第一共模调整信号输入端FF；第一数模混合控制型电荷传输电路（3）的输出端、第二数模混合控制型电荷传输电路（4）的输出端分别连接到第二共模电荷检测电路（5）的差分电荷输入端，第二共模电荷检测电路（5）的输出端连接到检测处理电路（7）的输入端；检测处理电路（7）的输出端连接到校准控制器（9）的检测信号输入端；校准控制器（9）的M位补偿码输出端连接到M位调整寄存器（8）的信号输入端，M位调整寄存器（8）的信号输出端连接到共模电荷调整电路（6）的控制信号输入端；共模电荷调整电路（6）的控制信号输出端同时连接到第一数模混合控制型电荷传输电路（3）的第二共模调整信号输入端FB、第二数模混合控制型电荷传输电路（4）的第二共模调整信号输入端FB；校准控制器（9）能控制进入校准模式或正常工作模式；首先进入校准模式，校准控制器（9）将第一数模混合控制型电荷传输电路（3）、第二数模混合控制型电荷传输电路（4）对应的输入端IN连接到输入基准电压；紧接着开启第一共模电荷检测电路（1）以及第二共模电荷检测电路（5），第二共模电荷检测电路（5）的输出依次被检测处理电路（7）进行统计处理，然后由校准控制器（9）进行运算，对M位调整寄存器（8）进行赋值；共模电荷调整电路（6）根据M位调整寄存器（8）的M位数字码产生补偿电压Vadj，在所述补偿电压Vadj的作用下，控制第一数模混合控制型电荷传输电路（3）、第二数模混合控制型电荷传输电路（4）相应的输出共模电荷量；最后，校准控制器（9）开启共模前馈电路（2），并使得第一数模混合控制型电荷传输电路（3）的输入端IN、第二数模混合控制型电荷传输电路（4）的输入端IN重新连接差分输入端Q_in,n、差分输入端Q_in,p；完成上述后，校准控制器（9）控制进入正常传输模式；在进入正常传输模式后，校准控制器（9）和检测处理电路（7）进入休眠模式；第二共模电荷检测电路（5）包括第一电荷检测器（12）、第二电荷检测器（13）、第三电荷检测器（14）以及第四电荷检测器（15）；第一电荷检测器（12）、第四电荷检测器（15）分别连接差分电荷输出端Q_out,p、全差分电荷输出端Q_out,n；第一电荷检测器（12）的输出端与采样开关S1的一端连接，采样开关S1的另一端与电容C1的一端以及采样开关S2的一端连接，采样开关S2的另一端与第二电荷检测器（13）的输出端连接，第二电荷检测器（13）的输入端与基准信号R_p连接，第三电荷检测器（14）的输入端与基准信号Rn连接，第三电荷检测器（14）的输出端与采样开关S3的一端连接，采样开关S3的另一端与电容C2的一端以及采样开关S4的一端连接，采样开关S4的另一端与第四电荷检测器（15）的输出端连接，电容C1的另一端与采样开关S5的一端以及全差分放大器（16）的正输入端连接，电容C2的另一端与采样开关S6以及全差分放大器（16）的负输入端连接，采样开关S6的另一端与采样开关S5的另一端连接，且采样开关S5的另一端以及采样开关S6的另一端接电压VSet；第一电荷检测器（12）、第四电荷检测器（15）、采样开关S1、采样开关S4连接第二时钟Φ₂，第二电荷检测器（13）、第三电荷检测器（14）、采样开关S2、采样开关S3、采样开关S5以及采样开关S6连接第一时钟Φ₁，第一时钟Φ₁与第二时钟Φ₂相互不交叠；共模前馈电路（2）包括PMOS电流镜电路、差分输入对、电流镜偏置电路；所述PMOS电流镜电路包括PMOS管M3及PMOS管M4，所述PMOS管M3的栅极端与PMOS管M3的漏极端、PMOS管M4的栅极端相连，PMOS管M3、PMOS管M4的源极端相互连接后接电源；PMOS管M3的栅极端、PMOS管M3的漏极端均与复位MOS管Ms1的漏极端相连， PMOS管M4的漏极端与复位MOS管Ms2的漏极端相连；复位MOS管Ms1的栅极端和复位MOS管Ms2的栅极端连接到第二时钟Ф₁；差分输入对包括MOS管M1及MOS管M2；所述MOS管M1的漏极端与复位MOS管Ms1的源极端相连；所述MOS管M2的漏极端与复位MOS管Ms2的源极端相连；所述MOS管M1的源极端通过源极电阻R1与MOS管M5的漏极端相连，且MOS管M2的源极端通过源极电阻R2与MOS管M5的漏极端相连；MOS管M5的栅极端与MOS管M8的栅极端、MOS管M8的漏极端相连，MOS管M5的源极端与MOS管M6的漏极端连接， MOS管M6的漏极端接地，MOS管M8的源极端接地，MOS管M6的栅极端与MOS管M7的栅极端、MOS管M7的漏极端相连， MOS管M7的源极端、MOS管M8的源极端均接地； MOS管M8的漏极端接偏置电流Ib1，MOS管M7的漏极端接偏置电流Ib2；MOS管M1的栅极端接收第一输出误差信号CM，MOS管M2的栅极端与第二输出误差信号CMn相连，MOS管M2的漏极端与复位MOS管Ms2的源极端连接。