[发明专利]一种多核处理器变频的方法和装置

摘要

本发明提供了一种多核处理器变频的方法和装置，所述装置包括时钟源、通路选择器、多核处理器、变频控制单元、中断控制器和中断阻拦单元。本发明通过变频控制单元检测多核处理器的运行状态，并可以根据多核处理器当前的运行状态，对多核处理器工作的频率进行自适应调整，从而使得多核处理器在单核状态下可以运行在更高的工作频率，提升处理器性能。同时，在变频过程中通过中断阻拦单元对唤醒处理器核心的中断信号进行阻拦，保证变频过程有序进行，不会发生错误。

主权项

一种多核处理器变频的装置，其特征在于，所述装置包括时钟源、通路选择器、多核处理器、变频控制单元、中断控制器和中断阻拦单元；所述时钟源包括第一时钟单元和第二时钟单元；所述第一时钟单元和第二时钟单元分别与通路选择器，所述通路选择器与多核处理器连接，所述变频控制单元分别与通路选择器、多核处理器、中断控制器、中断阻拦单元连接；所述中断阻拦单元与中断控制器连接，所述中断控制器与多核处理器连接；所述多核处理器包括多个处理器核心；所述变频控制单元用于检测当前多核处理器的运行状态；当变频控制单元检测到多核处理器由单核运行状态变为多核运行状态时，发送第一控制信号至通路选择器；所述通路选择器用于接收第一控制信号，将时钟源从第一时钟单元切换为第二时钟单元；所述第二时钟单元用于提供第二时钟至多核处理器；当变频控制单元检测到多核处理器由多核运行状态变为单核运行状态时，发送第二控制信号至通路选择器；所述通路选择器用于接收第二控制信号，将时钟源从第二时钟单元切换为第一时钟单元；所述第一时钟单元用于提供第一时钟至多核处理器；在时钟源切换过程中，若变频控制单元接收到中断控制器发送的中断信号，变频控制单元还用于发送中断阻拦控制信号至中断阻拦单元；所述中断阻拦单元用于接收中断阻拦控制信号，对中断控制器发送至多核处理器的中断信号进行阻拦，以使得时钟源切换过程中多核处理器中的各个处理器核心不会被唤醒。