[发明专利]半导体器件

摘要

一种半导体器件包括：基板，具有第一有源区；第一栅电极和第二栅电极，设置在第一有源区上；第一杂质区域、第二杂质区域和第三杂质区域，设置在第一有源区中；第一有源接触、第二有源接触和第三有源接触，分别设置在第一杂质区域、第二杂质区域和第三杂质区域上并且分别连接到第一杂质区域、第二杂质区域和第三杂质区域；第一电源线，通过第一有源接触电连接到第一杂质区域；以及第一位线，通过第二有源接触和第三有源接触电连接到第二杂质区域和第三杂质区域。第一栅电极以及第一杂质区域和第二杂质区域形成第一存储器单元的第一晶体管。第二栅电极以及第二杂质区域和第三杂质区域形成第二存储器单元的第二晶体管。第二杂质区域是第一存储器单元的第一晶体管和第二存储器单元的第二晶体管的漏极。

主权项

一种半导体器件，包括：基板，包括第一有源区；第一栅电极和第二栅电极，设置在所述第一有源区上；第一杂质区域、第二杂质区域和第三杂质区域，设置在所述第一有源区中，所述第一杂质区域邻近于所述第一栅电极的一侧，所述第二杂质区域设置在所述第一栅电极和所述第二栅电极之间，所述第三杂质区域邻近于所述第二栅电极的一侧；第一有源接触、第二有源接触和第三有源接触，分别设置在所述第一杂质区域、所述第二杂质区域和所述第三杂质区域上并分别连接到所述第一杂质区域、所述第二杂质区域和所述第三杂质区域；第一电源线，通过所述第一有源接触电连接到所述第一杂质区域；以及第一位线，通过所述第二有源接触和所述第三有源接触分别电连接到所述第二杂质区域和所述第三杂质区域，其中所述第一栅电极、所述第一杂质区域和所述第二杂质区域形成第一存储器单元的第一晶体管，其中所述第二栅电极、所述第二杂质区域和所述第三杂质区域形成第二存储器单元的第二晶体管，并且其中所述第二杂质区域是所述第一存储器单元的所述第一晶体管和所述第二存储器单元的所述第二晶体管的漏极。