[发明专利]一种金属栅极制作方法有效
申请号: | 201711122782.6 | 申请日: | 2017-11-14 |
公开(公告)号: | CN107887335B | 公开(公告)日: | 2020-08-21 |
发明(设计)人: | 鲍宇 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238;H01L21/3213 |
代理公司: | 上海申新律师事务所 31272 | 代理人: | 俞涤炯 |
地址: | 201203 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种金属栅极制作方法,应用于半导体的刻蚀工艺中,在去除NMOS区域的多晶硅伪栅极时使用氮化钛作为硬掩膜,分开去除NMOS和PMOS的多晶硅伪栅极后,同步进行电极填充,简化工艺流程。 | ||
搜索关键词: | 一种 金属 栅极 制作方法 | ||
【主权项】:
一种金属栅极制作方法,应用于半导体的刻蚀工艺中,其特征在于,提供一形成有多晶硅伪栅极的CMOS结构,所述CMOS结构具有NMOS区域和PMOS区域,所述CMOS结构上覆盖有一层间介质隔离层,还包括以下步骤:步骤S1、通过CMP平坦化至所述多晶硅伪栅极露出;步骤S2、淀积一硬掩膜层,于所述硬掩膜层表面形成一第一掩膜层,图案化所述第一掩膜层,于所述PMOS区域的所述多晶硅伪栅极处形成工艺窗口;步骤S3、通过所述第一掩膜层对所述PMOS区域进行刻蚀,去除所述PMOS区域的所述多晶硅伪栅极,形成一第一栅极沟槽;步骤S4、去除所述第一掩膜层,依次淀积一第一刻蚀阻挡层和一第一TiN层;步骤S5、于所述第一TiN层表面形成一第二掩膜层,图案化所述第二掩膜层,于所述NMOS区域的所述多晶硅伪栅极处形成工艺窗口;步骤S6、通过所述第二掩膜层对所述NMOS区域进行刻蚀,去除所述NMOS区域的所述多晶硅伪栅极,形成一第二栅极沟槽;步骤S7、去除所述第二掩膜层,依次淀积一第二刻蚀阻挡层、一TiAl层、一第二TiN层、一浸润层,随后,在所述CMOS表面淀积栅极金属;步骤S8、对所述CMOS表面进行平坦化处理,至去除所述硬掩膜层,形成金属栅极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201711122782.6/,转载请声明来源钻瓜专利网。
- 上一篇:车贴
- 下一篇:标贴(龙龙联萌—妙曲龙)
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造