[发明专利]一种局部化SOI区域制造方法有效
| 申请号： | 201711127717.2 | 申请日： | 2017-11-15 |
| 公开（公告）号： | CN108063112B | 公开（公告）日： | 2020-06-16 |
| 发明（设计）人： | 刘玮荪 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 屈蘅 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出一种局部化SOI区域制造方法，包括下列步骤：在硅衬底上依次形成第一硅外延层、锗硅外延层、第二硅外延层和顶部硅外延层；对锗硅外延层进行H离子注入形成非晶锗硅层；在上述结构上沉积硬掩膜，进行硅刻蚀直至露出锗硅层，形成环形沟槽；在上述结构上沉积硬掩膜，进行硅刻蚀形成多个浅沟槽；在所述结构外侧刻蚀穿过锗硅层直至露出第一硅外延层后形成停止沟槽；在上述结构上沉积形成氧化硅层和氮化硅层；在上述结构上沉积硬掩膜，刻蚀去除环形沟槽内的氮化硅层直至露出锗硅层；通过环形沟槽刻蚀去除结构内部的所述锗硅层，所述刻蚀停止在所述停止沟槽处，之后进行局部化SOI区域制造的后续工艺。 | ||
| 搜索关键词： | 一种 局部 soi 区域 制造 方法 | ||
【主权项】：
1.一种局部化SOI区域制造方法，其特征在于，包括下列步骤：在硅衬底上依次形成第一硅外延层、锗硅外延层、第二硅外延层和顶部硅外延层；对所述锗硅外延层进行H离子注入形成非晶锗硅层；在上述结构上沉积硬掩膜，进行硅刻蚀直至露出所述锗硅层，形成环形沟槽；在上述结构上沉积硬掩膜，进行硅刻蚀形成多个浅沟槽；在所述结构外侧刻蚀穿过所述锗硅层直至露出所述第一硅外延层后形成停止沟槽；在上述结构上沉积形成氧化硅层和氮化硅层；在上述结构上沉积硬掩膜，刻蚀去除所述环形沟槽内的氮化硅层直至露出所述锗硅层；通过所述环形沟槽刻蚀去除结构内部的所述锗硅层，所述刻蚀停止在所述停止沟槽处，之后进行局部化SOI区域制造的后续工艺。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711127717.2/，转载请声明来源钻瓜专利网。
- 上一篇：防误操作的碎纸机
- 下一篇：一种铁水自动化出料方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
