[发明专利]超高深宽比SONO刻蚀工艺有效
申请号: | 201711139505.6 | 申请日: | 2017-11-16 |
公开(公告)号: | CN107731750B | 公开(公告)日: | 2020-04-14 |
发明(设计)人: | 刘隆冬;王猛;陈保友;苏恒;朱喜峰;肖为引;方振 | 申请(专利权)人: | 长江存储科技有限责任公司 |
主分类号: | H01L21/82 | 分类号: | H01L21/82;H01L21/822;H01L27/10 |
代理公司: | 北京辰权知识产权代理有限公司 11619 | 代理人: | 刘广达 |
地址: | 430074 湖北省武汉市洪山区东*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种SONO刻蚀工艺,本发明的工艺一方面,通过改变现有技术中薄膜层的结构,另一方面将常规的一步刻蚀工艺优化为两步刻蚀工艺,从而在刻蚀过程中,确保所有的SONO孔均打开,从而实现沟道孔与底部外延硅的良好连接,同时保证了沟道孔侧壁硬掩膜氮化硅没有损伤,增大后续制程的工艺窗口,从而提高产品的性能。 | ||
搜索关键词: | 高深 sono 刻蚀 工艺 | ||
【主权项】:
一种超高深宽比SONO刻蚀工艺,所述工艺包括提供一衬底堆叠结构,具体为,提供衬底,所述衬底表面形成有多层交错堆叠的层间介质层及牺牲介质层,所述牺牲介质层形成于相邻的层间介质层之间;所述层间介质层为氧化硅层,所述牺牲介质层为氮化硅层,从而形成O/N堆叠结构(O/N Stacks),最上层的氮化硅层作为刻蚀硬掩膜层;其特征在于:步骤S1:所述最上面刻蚀硬掩膜层上面再沉积一层无定型硅层;步骤S2:在所述衬底堆叠结构上形成沟道孔;并在所述沟道孔底部经过外延生长沉积形成一层外延硅;步骤S3,在沟道孔侧壁和底部依次沉积氧化硅、氮化硅、氧化硅、无定型硅薄膜层;步骤S4,采用干法刻蚀,把沟道孔顶部和底部的硅层打开,同时保证侧壁的无定型硅薄膜层有一定的残留;步骤S5,采用干法化学刻蚀,以除去通导孔底部沉积的氧化硅和氮化硅层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201711139505.6/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造