[发明专利]一种基于FPGA的侧音测距中的测距音处理方法

摘要

本发明公开了一种基于FPGA的侧音测距中的测距音处理方法，属于电子测试测量领域，主要采用FPGA完成测距音的生成、测距音的接收以及发射与接收音相位差的计算。本发明采用双通道测距音处理技术，在捕获阶段使用2MSPS低采样率的主音与次音同时工作的发射通道与接收通道，可解决Hz级低频原始音恢复时FPGA资源难以满足的问题，同时确保对高速运动卫星的捕获不产生相位模糊；在跟踪阶段使用100MSPS高采样率的主音发射通道与接收通道，单次测量精度可达到10ns，提高了跟踪速率与测量精度；采用周期平均的相差测试方法生成相差，降低了两个单音频间相差计算的复杂度，此方法适用于所有侧音测距标准的实现，应用范围广。

主权项

1.一种基于FPGA的侧音测距中的测距音处理方法，其特征在于：主要采用FPGA完成测距音的生成、测距音的接收以及发射与接收音相位差的计算；FPGA上集成有包括第一数字NCO、第二数字NCO、混频音数字NCO、第一混频器、加法器、50倍插值滤波器、φM调制器、第三数字NCO、φM解调器、50倍抽取滤波器、100kHz的高通滤波器、60kHz的低通滤波器、第二混频器和4kHz的滤波器在内的芯片；其中，在FPGA内部完成测距音生成的具体步骤如下：在距离捕获阶段：步骤1.1：选择2MSPS的发射处理通道；步骤1.2：在发射单元，第一数字NCO和第二数字NCO分别产生100kHz主音与低频次音；步骤1.3：低频次音与混频音数字NCO产生的混频音通过第一混频器混频后产生折叠音；步骤1.4：通过加法器将主音与折叠音相加产生调制音；步骤1.5：通过50倍插值滤波器将调制音的采样率从2MSPS提升至100MSPS；步骤1.6：将采样率为100MSPS的调制音作为φM调制器的信号源，通过φM调制器调制产生I、Q两路的φM基带信号；步骤1.7：在FPGA中采用数字上变频方式将I、Q基带信号调制到数字载波上发送出去，作为测距的发射数字中频信号；在距离跟踪阶段：步骤1.8：选择采样率为100MSPS的发射处理通道；步骤1.9：在发射单元，第三数字NCO产生采样率为100MSPS的100kHz主音；步骤1.10：将主音通过φM调制器与数字上变频处理后，作为测距的发射数字中频信号发送出去；采用FPGA完成测距音接收的具体步骤如下：在距离捕获阶段：步骤2.1：选择2MSPS的接收处理通道；步骤2.2：在接收单元，在FPGA中采用数字下变频方式将接收数字采样输入信号转化成I、Q基带信号；步骤2.3：通过φM解调器解调生成采样率为100MSPS的解调音；步骤2.4：将解调音通过50倍抽取滤波器处理后恢复出采样率为2MSPS的折叠音与主音的混合音；步骤2.5：将混合音的其中一路通过100kHz的高通滤波器恢复出100kHz的主音；另一路通过60kHz的低通滤波器恢复出折叠音；步骤2.6：将折叠音与混频音通过第二混频器进行混频；步骤2.7：混频信号经过4kHz的滤波器低通滤波后恢复出低频的原始次音；在距离跟踪阶段：步骤2.8：选择采样率为100MSPS的接收处理通道；步骤2.9：在接收单元，通过数字下变频与φM解调器解调处理生成采样率为100MSPS的解调音，此解调音即为恢复出的100kHz的主音；采用FPGA完成发射与接收音相位差的具体步骤如下：在距离捕获阶段：步骤3.1：在求相差单元，对发射单元提供的cos/sin正交原始音与接收单元恢复出的原始音进行求相差运算；具体包括如下步骤：步骤3.1.1：对发射单元提供的cos/sin正交原始音与接收单元恢复出的原始音进行数字下变频操作，产生I、Q两路信号；步骤3.1.2：分别对I、Q两路信号进行求整数周期的平均操作，其中，一个整数周期的点数等于采样率除以原始音频率的2倍；步骤3.1.3：通过FPGA内核自带的cordic算法对I、Q两路平均后的平均值作求极坐标运算，输出的极坐标角度即为相位差；步骤3.2：按测距标准，按顺序依次发射主音与次音，并纪录下发射与接收主音的相位差、发射与接收次音的相位差，当所有的次音发射完成后，由上位机进行距离解模糊运算，完成距离的捕获，转入距离跟踪阶段；在距离跟踪阶段：步骤3.3：在求相差单元，对发射单元与接收单元的100kHz主音求相差；步骤3.4：由上位机根据相差值完成距离的计算，在距离跟踪阶段可连续测试，实时连续跟踪测量卫星的距离。