[发明专利]一种基于FPGA的幸运成像处理系统有效

专利信息
申请号: 201711175531.4 申请日: 2017-11-22
公开(公告)号: CN108171645B 公开(公告)日: 2023-10-20
发明(设计)人: 李彬华;赵盼孜 申请(专利权)人: 昆明理工大学
主分类号: G06T1/20 分类号: G06T1/20;G06T1/60
代理公司: 暂无信息 代理人: 暂无信息
地址: 650093 云*** 国省代码: 云南;53
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及一种基于FPGA的幸运成像处理系统,属于图像处理技术领域。本发明包括SD卡图像存储单元、FPGA处理与控制单元、DDR3存储单元、显示驱动单元;SD卡图像存储单元,用于向FPGA提供图像像素数据;FPGA处理与控制单元,用于实现系统的全部图像处理与控制功能,然后再将所得高分辨率图像通过VGA接口的液晶显示器或阴极射线显像管CRT显示器显示出来;DDR3存储单元,用于缓存从SD卡中读出的全部图像像素的数据;显示驱动单元,用于驱动图像信号输出并显示最终的重建高分辨率图像。本发明的系统处理速度比在传统CPU上的处理速度快20多倍,为幸运成像技术的实时化提供了一个有效的途径。
搜索关键词: 一种 基于 fpga 幸运 成像 处理 系统
【主权项】:
1.一种基于FPGA的幸运成像处理系统,其特征在于:包括SD卡图像存储单元、FPGA处理与控制单元、DDR3存储单元、显示驱动单元;

所述SD卡图像存储单元,用于向FPGA提供图像像素数据;它由SPI接口和标准SD卡组成;

所述FPGA处理与控制单元,用于将外部SD卡图像存储单元中的图像像素数据读入并进行处理,从而得到重建的高分辨率图像,然后再将所得高分辨率图像通过VGA接口的液晶显示器或阴极射线显像管CRT显示器显示出来;

所述DDR3存储单元,用于缓存从SD卡中读出的全部图像像素的数据;

所述显示驱动单元,用于驱动图像信号输出并显示最终的重建高分辨率图像。

2.根据权利要求1所述的基于FPGA的幸运成像处理系统,其特征在于:

所述FPGA处理与控制单元内部集成了SD卡图像数据读写模块、DDR3图像数据读写模块、幸运成像算法处理模块以及图像显示模块;

所述SD卡图像数据读写模块用于将存储在SD卡中的图像读入到FPGA中,它包括SD卡初始化模块以及SD卡读数据模块;

所述DDR3图像数据读写模块,它由两个子模块构成:其一是DDR3写数据模块,用于将从SD卡输入的像素数据存储到DDR3存储单元中;另一是DDR3读数据模块,用于将所需的图像数据从DDR3存储单元中读出并送至幸运成像算法处理模块;

所述幸运成像算法处理模块包括选图模块、配准模块、叠加模块;其中选图模块内部又是由最大灰度值查找模块以及最大灰度值排序模块共同组成,这两个子模块主要由比较器、计数器以及片内RAM存储器构成。

3.根据权利要求2所述的基于FPGA的幸运成像处理系统,其特征在于:所述最大灰度值查找模块,用于对从SD卡中读出的图像像素值逐个进行比较,以找出每帧图像的最大灰度值,并将其保存在片内RAM中供排序使用;在处理过程中,要判断像素数据是否满足配准对最大灰度值位置的要求;满足,则在RAM相应的地址空间中保存该像素值;不满足,则在RAM相应的地址空间中存入与该最大灰度值相同比特位数的零值;此外,在向RAM中保存每帧图像最大灰度值时,要同时将该最大灰度值所在的图片序号及位置参数一并保存在RAM相应地址空间中,以便排序使用。

4.根据权利要求2所述的基于FPGA的幸运成像处理系统,其特征在于:所述最大灰度值排序模块,用于对保存在片内RAM中的最大灰度值进行排序,并保存所需最大灰度值及其相关信息;在排序过程中,每取出一个最大灰度值后,要判断此时读出的最大灰度值是否为已排过序并保存的像素值;若是,则保持上一缓存的像素值数据不变;否则,若当前像素值大于缓存的上一像素值时,则改变缓存的像素值数据为当前较大者;每进行完一轮比较,保存一次当前缓存的像素值;按此方法进行排序,直到满足要取出的像素个数为止。

5.根据权利要求2所述的基于FPGA的幸运成像处理系统,其特征在于:所述配准模块,用于把选图模块中得出的最大灰度值所在图片序号以及其位置参数,根据式

计算出要截取的图片首地址,然后发送给DDR3读数据模块,以便从DRR3存储器中读出相应的图片像素值,供叠加模块使用。

6.根据权利要求2所述的基于FPGA的幸运成像处理系统,其特征在于:所述叠加模块,用于将选出并配准过的全部图片叠加在一起,但在处理第一帧图像时该图像的各像素依次进入缓存器1,待存储完成后再从缓存器1中依次读出,同时与初值为0的叠加图像的对应像素依次相加;相当于第一帧图像直接缓存到缓存器3,为下一次的叠加做准备,在第一帧图像各像素依次从缓存器3缓存进入缓存器2的同时,第二帧图像各像素也在依次缓存进缓存器1,当缓存器1和缓存器2同时完成缓存后,再同时将两个缓存器中的像素依次读出并相加后缓存进入缓存器3;依此方式,将选出的所有图像叠加;此外,最后所得的最终叠加图像是暂存在缓存器3中,当读出信号到来后再将其逐像素的读出并存入相应位置。

7.根据权利要求2所述的基于FPGA的幸运成像处理系统,其特征在于:所述图像显示模块,用于对重建的高分辨率图像进行锐化、保存和输入,它由图像灰度变换模块、重建图像保存模块和VGA驱动模块三个子模块组成;

所述的图像灰度变换模块,用于将叠加完成后得到的重建高分辨率图像数据进行灰度变换处理,以便将图像中感兴趣的目标或区域突显出来;

所述的重建图像保存模块,用于将经图像灰度变换模块处理完成后的最终的高分辨率图像存储起来,以便于VGA驱动模块读取和输出显示;

所述的VGA驱动模块,用于为外部VGA显示设备准备图像数据,以便将系统处理所得到的最终重建高分辨图像输出至FPGA芯片外部的显示驱动单元。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于昆明理工大学,未经昆明理工大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201711175531.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top