[发明专利]栅极线的对准测量方法有效
| 申请号： | 201711182124.6 | 申请日： | 2017-11-23 |
| 公开（公告）号： | CN107993952B | 公开（公告）日： | 2020-04-14 |
| 发明（设计）人： | 许波;严萍;杨川;高晶;喻兰芳;丁蕾 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H01L21/66 | 分类号： | H01L21/66;G01B21/00 |
| 代理公司： | 北京辰权知识产权代理有限公司 11619 | 代理人： | 刘广达 |
| 地址： | 430074 湖北省武汉市洪山区东*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种栅极线的对准测量方法，属于半导体技术领域。所述方法包括：提供待形成栅极线的三维存储器样品；研磨三维存储器样品至呈现沟道孔的多晶硅插塞；回刻并去除部分介质层，漏出对应的部分沟道孔；在剩余的介质层和漏出的沟道孔上形成硬掩膜层，硬掩膜层与沟道孔对应的区域呈凸起结构；在硬掩膜层上旋涂光阻层，并在光阻层上形成栅极线开口图形；在栅极线开口图形与凸起结构之间进行对准测量。本发明中，完成了栅极线开口图形与凸起结构之间的对准测量，即完成了栅极线与沟道孔之间的对准测量；而无需刻蚀出栅极线沟槽后在进行栅极线与沟道孔之间的对准测量，不仅提升了对准测量的效率，而且降低了晶圆损坏的几率。 | ||
| 搜索关键词： | 栅极 对准 测量方法 | ||
【主权项】：
一种栅极线的对准测量方法，其特征在于，包括：提供待形成栅极线的三维存储器样品；研磨所述三维存储器样品至呈现沟道孔的多晶硅插塞；回刻并去除部分介质层，漏出对应的部分沟道孔；在剩余的介质层和漏出的沟道孔上形成硬掩膜层，所述硬掩膜层与所述沟道孔对应的区域呈凸起结构；在所述硬掩膜层上旋涂光阻层，并在所述光阻层上形成栅极线开口图形；在所述栅极线开口图形与所述凸起结构之间进行对准测量。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711182124.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
