[发明专利]半导体器件的互连线结构及半导体器件的互连线制造方法在审
申请号: | 201711195069.4 | 申请日: | 2017-11-24 |
公开(公告)号: | CN107910294A | 公开(公告)日: | 2018-04-13 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 睿力集成电路有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L23/538 |
代理公司: | 上海思微知识产权代理事务所(普通合伙)31237 | 代理人: | 智云 |
地址: | 230000 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种半导体器件的互连线结构及半导体器件的互连线制造方法,利用一刻蚀剂刻蚀位于开口中的介质层,以形成一凹槽在介质层中,其中,在刻蚀形成凹槽的过程中同时生成一钝化薄膜并附着在介质层位于凹槽内的侧壁上,利用钝化薄膜的分隔使刻蚀剂不侧蚀介质层位于凹槽侧壁的部分,由此,能够易于金属互连线填充在凹槽中,从而便可使得金属互连线能够很好的填充在凹槽中,避免了所形成的金属互连线侧处存在一定空洞的问题,提高了所形成的金属互连线及半导体器件的可靠性。 | ||
搜索关键词: | 半导体器件 互连 结构 制造 方法 | ||
【主权项】:
一种半导体器件的互连线制造方法,其特征在于,所述半导体器件的互连线制造方法包括:提供一衬底,所述衬底上形成有一介质层;形成一图案化刻蚀阻挡层在所述介质层上,所述图案化刻蚀阻挡层具有一开口,所述开口暴露出部分所述介质层;利用一刻蚀剂刻蚀位于所述开口中的所述介质层,以形成一凹槽在所述介质层中,其中,在刻蚀形成所述凹槽的过程中同时生成一钝化薄膜并附着在所述介质层位于所述凹槽内的侧壁上,利用所述钝化薄膜的分隔使所述刻蚀剂不侧蚀所述介质层位于所述凹槽侧壁的部分;及填充一金属互连线于所述凹槽中。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于睿力集成电路有限公司,未经睿力集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201711195069.4/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造