[发明专利]可主动回写的分级指令存储器结构容错方法和装置

摘要

本发明提供可主动回写的分级指令存储器结构容错方法和装置，装置包括分级指令存储器、指令纠检错模块、指令字寄存器和指令地址寄存器；方法包括1.处理器启动运行；2.从分级指令存储器中取出指令字数据；3.指令字数据送入指令纠检错模块；4.判断纠检错结果“无错误或发生可纠正错误”；是，继续步骤5；否，转步骤10；5.将指令字写入指令字寄存器；6.更新指令地址寄存器；7.判断发生可纠正错误；是，继续步骤8；否，转步骤9；8.将指令字数据回写分级指令存储器；9.处理结束；转步骤2，处理下一条指令地址；10.指令字数据发生不可纠正错误，处理器挂起。本发明实现了指令和指令存储器的容错，具有较小的硬件代价。

主权项

可主动回写的分级指令存储器结构容错装置，其特征在于：包括分级指令存储器、指令纠检错模块、指令字寄存器和指令地址寄存器；分级指令存储器输入端连接指令地址寄存器输出端，根据输入的指令地址寄存器存储的指令地址，选择输出指令字数据，并将输出连接至指令纠检错块和指令地址寄存器；分级指令存储器输入端还连接指令纠检错模块输出端，根据接收指令纠检错模块输出的纠检错后的指令字数据，刷新回写分级指令存储器；指令纠检错模块输入端连接分级指令存储器输出端，接收分级指令存储器输出的指令字数据，对指令字数据纠检错，输出纠检错后指令字数据和错误状态，并且输出端将输出分别连接至分级指令存储器、指令字寄存器和指令地址寄存器的输入端；指令字寄存器接收指令纠检错模块输出的指令字数据，将指令选择排列在指令寄存器中，组合出处理器支持的指令；指令地址寄存器输入端接入分级指令存储器输出的指令字数据和指令纠检错模块输出的纠检错后指令字数据和错误状态，以及处理器指令跳转信息，输出端输出指令地址寄存器暂存的当前指令地址；所述指令字数据包括指令字和指令字的校验位。