[发明专利]半导体器件及其制造方法

摘要

提供了半导体器件及其制造方法，其中，改变介电材料的物理特性以在进一步处理期间为周围的结构提供额外的益处。通过将离子注入介电材料以形成改进区来实施改变。一旦已经注入离子，进一步处理依赖于改进区的改变的结构，而不是初始结构。

主权项

1.一种制造半导体器件的方法，所述方法包括：

沉积第一伪栅极堆叠件和第二伪栅极堆叠件，其中，所述第一伪栅极堆叠件具有第一沟道长度，并且所述第二伪栅极堆叠件具有与所述第一沟道长度不同的第二沟道长度；

在所述第一伪栅极堆叠件和所述第二伪栅极堆叠件周围沉积层间电介质；

平坦化所述第一伪栅极堆叠件、所述第二伪栅极堆叠件和所述层间电介质；

将离子注入所述层间电介质以形成注入区；

去除所述第一伪栅极堆叠件和所述第二伪栅极堆叠件以形成第一开口和第二开口，其中，去除所述第一伪栅极堆叠件和所述第二伪栅极堆叠件减小所述层间电介质的高度；以及

用导电材料填充所述第一开口和所述第二开口。

2.根据权利要求1所述的方法，还包括使所述导电材料凹进至所述第一开口内。

3.根据权利要求2所述的方法，还包括用覆盖材料填充所述第一开口的剩余部分。

4.根据权利要求3所述的方法，还包括平坦化所述覆盖材料和所述层间电介质。

5.根据权利要求1所述的方法，其中，注入所述离子在所述层间电介质中生成四配位基配体。

6.根据权利要求1所述的方法，其中，所述层间电介质具有侧壁，所述侧壁的弯曲角度大于135°。

7.根据权利要求1所述的方法，其中，所述第二沟道长度至少为10nm。

8.一种制造半导体器件的方法，所述方法包括：

形成邻近短沟道伪栅极的第一间隔件，形成邻近长沟道伪栅极的第二间隔件，并且形成邻近第一伪栅极的第三间隔件；

邻近所述第一间隔件和所述第二间隔件沉积第一介电材料；

在不去除所述短沟道伪栅极和所述长沟道伪栅极的情况下，去除所述第一伪栅极以形成第一开口；

用第二介电材料填充所述第一开口；

平坦化所述第二介电材料，其中，平坦化所述第二介电材料暴露所述短沟道伪栅极和所述长沟道伪栅极；

将离子注入所述第一介电材料、所述短沟道伪栅极、所述长沟道伪栅极、所述第一间隔件和所述第二间隔件；

去除所述短沟道伪栅极和所述长沟道伪栅极以形成第二开口；

用导电材料填充所述第二开口；以及

回蚀刻所述导电材料。

9.根据权利要求8所述的方法，其中，所述离子是IV族元素。

10.一种制造半导体器件的方法，所述方法包括：

形成多个伪栅极堆叠件，其中，所述多个伪栅极堆叠件的第一个比所述多个伪栅极堆叠件的剩余部分具有更大的长度；

在所述多个伪栅极堆叠件周围沉积层间电介质；

在不替换所述多个伪栅极堆叠件的第一个的情况下，用介电材料替换所述多个伪栅极堆叠件的一个；

平坦化所述介电材料与所述层间电介质和所述多个伪栅极堆叠件的第一个；

沿着所述层间电介质和所述多个伪栅极堆叠件的顶面改变注入区中的组分的浓度；

去除所述多个伪栅极堆叠件的第一个以形成第一开口，其中，去除所述多个伪栅极堆叠件的第一个还减小所述层间电介质的高度；

用栅电极材料填充所述第一开口；

使所述栅电极材料凹进至所述第一开口内以形成栅电极；以及

用覆盖材料填充所述第一开口的剩余部分。