[发明专利]一种芯片低功耗测试电路和方法

摘要

本发明公开了芯片低功耗测试电路和方法，电路包括扫描链和多个测试控制模块，测试控制模块包括至少一个第一时钟门控单元，第一时钟门控单元包括扫描端、逻辑驱动端，扫描端用于从扫描链获取扫描控制信号，逻辑驱动端分别连接于一控制与门，控制与门包括逻辑输入端、控制输入端和输出端；逻辑输入端用于获取测试向量的逻辑信号，控制输入端用于获取功耗控制信号，输出端连接于逻辑驱动端；控制与门用于将获取的功耗控制信号以及逻辑信号运算后通过输出端输出至第一时钟门控单元，第一时钟门控单元用于根据控制与门的输出工作或关断。增强了芯片低功耗测试过程中时钟门控单元的可控性，易化了控制难度，与基于扫描链的测试架构兼容性更好。 1

主权项

1.一种芯片低功耗测试电路，其特征在于：包括扫描链和多个测试控制模块，所述测试控制模块包括至少一个第一时钟门控单元，所述第一时钟门控单元包括扫描端、逻辑驱动端和时钟输出端，所述时钟输出端用于输出逻辑时钟信号；所述扫描端用于从所述扫描链获取扫描控制信号，所述逻辑驱动端分别连接于一控制与门，所述控制与门包括逻辑输入端、控制输入端和输出端；

所述逻辑输入端用于获取测试向量的逻辑信号，所述控制输入端用于获取功耗控制信号，所述输出端连接于所述逻辑驱动端；

所述控制与门用于将获取的功耗控制信号以及逻辑信号运算后通过所述输出端输出至所述第一时钟门控单元，所述第一时钟门控单元用于根据所述控制与门的输出切换至工作状态或关断状态。

2.如权利要求1所述的芯片低功耗测试电路，其特征在于：至少有一个测试控制模块包括多个第一时钟门控单元，且同一测试控制模块中的所有第一时钟门控单元相应的控制输入端相连接，用于获取同一路功耗控制信号。

3.如权利要求1所述的芯片低功耗测试电路，其特征在于：所述测试控制模块还包括第二时钟门控单元，所述第二时钟门控单元均包括时钟输入端；

至少有一个第一时钟门控单元的时钟输出端上连接有多个第二时钟门控单元，所述第二时钟门控单元用于通过所述时钟输入端从所述第一时钟门控单元获取逻辑时钟信号。

4.如权利要求1‑3中任一项所述的芯片低功耗测试电路，其特征在于：还包括解码模块，所述解码模块连接于所述控制与门的控制输入端和所述扫描链；

所述解码模块用于从所述扫描链获取功耗指令，并根据功耗指令输出多路功耗控制信号至相应的控制输入端。

5.如权利要求4所述的芯片低功耗测试电路，其特征在于：所述解码模块包括解码器和边界控制单元，所述解码器用于从所述扫描链获取功耗指令，并根据功耗指令输出多路解码控制信号，所述边界控制单元用于根据边界控制信息将多路解码控制信号处理为多路功耗控制信号。

6.如权利要求4所述的芯片低功耗测试电路，其特征在于：所述解码模块输出的多路功耗控制信号中至少有两路为1。

7.一种芯片低功耗测试方法，芯片包括多个第一时钟门控单元，其特征在于，所述芯片低功耗测试方法包括以下步骤：

将所有的第一时钟门控单元划分为多个测试控制模块中，第一时钟门控单元包括逻辑驱动端；

将所述第一时钟门控单元的逻辑驱动端连接至控制与门的输出端；

在扫描链中设置功耗寄存器，并将功耗寄存器连接于控制与门的控制输入端；

发送功耗寄存向量至功耗寄存器；

根据所述功耗寄存向量生成多路功耗控制信号，并将各功耗控制信号传输至一控制与门的控制输入端；

对芯片进行功耗分析。

8.如权利要求7所述的芯片低功耗测试方法，其特征在于：所述测试控制模块中包括一个或多个第一时钟门控单元，同一测试控制模块中的第一时钟门控单元连接于同一控制与门。

9.如权利要求7或8所述的芯片低功耗测试方法，其特征在于，还包括以下步骤：

在功耗寄存器与各控制与门的控制输入端之间设置解码模块；

所述根据所述功耗寄存向量生成多路功耗控制信号，并将各功耗控制信号传输至一控制与门的控制输入端，具体为：

解码模块根据功耗寄存向量生成多路功耗控制信号，并将各功耗控制信号传输至相应控制与门的控制输入端。

10.如权利要求9所述的芯片低功耗测试方法，其特征在于，所述解码模块包括解码器和边界控制单元，所述解码器用于从功耗寄存器获取功耗寄存向量，并根据功耗寄存向量输出多路解码控制信号，所述边界控制单元用于根据边界控制信息将多路解码控制信号处理为多路功耗控制信号。