[发明专利]一种Pipeline SAR-ADC电路结构

摘要

本发明公开了一种Pipeline SAR‑ADC电路结构，包括前级采样比较电路、后级采样比较电路、数字逻辑控制模块及两个寄存器模块，其中，前级采样比较电路包括第一比较器、第一开关、第二开关、m条前级正端比较支路及m条前级负端比较支路。后级采样比较电路包括第二比较器、第三开关、第四开关、n条后级正端比较支路及n条后级负端比较支路。第一比较器的输出端连接数字逻辑控制模块的前m位输入接口，第二比较器的输出端连接数字逻辑控制模块的后n位输入接口。一个寄存器模块的输入接口与数字逻辑控制模块的前m位数字接口连接，另一个寄存器模块的输入接口与数字逻辑控制模块的后n位数字接口连接。本发明使用元器件少，便于实现，能提升输出速率和分辨率。

主权项

1.一种Pipeline SAR-ADC电路结构，其特征在于，包括前级采样比较电路、后级采样比较电路、数字逻辑控制模块及寄存器模块，所述前级采样比较电路包括第一比较器(CMP1)、第一开关(S1)、第二开关(S2)、m条前级正端比较支路及m条前级负端比较支路，所述第一开关(S1)一端用于输入差分电压，其另一端与第一比较器(CMP1)同相输入端连接；所述第二开关(S2)一端用于输入差分电压，其另一端与第一比较器(CMP1)反相输入端连接；所述后级采样比较电路包括第二比较器(CMP2)、第三开关(S3)、第四开关(S4)、n条后级正端比较支路及n条后级负端比较支路，所述第三开关(S3)一端连接于第一比较器(CMP1)同相输入端与第一开关(S1)之间的线路上，用于输入差分式残差电压，其另一端与第二比较器(CMP2)同相输入端连接；所述第四开关(S4)一端连接于第一比较器(CMP1)反相输入端与第二开关(S2)之间的线路上，用于输入差分式残差电压，其另一端与第二比较器(CMP2)反相输入端连接；所述第一比较器(CMP1)的输出端连接数字逻辑控制模块的前m位输入接口，所述第二比较器(CMP2)的输出端连接数字逻辑控制模块的后n位输入接口；所述寄存器模块的数量为两个，一个寄存器模块的输入接口与数字逻辑控制模块的前m位数字接口连接，另一个寄存器模块的输入接口与数字逻辑控制模块的后n位数字接口连接；其中，m和n均为大于或等于1的正整数；所述前级正端比较支路、前级负端比较支路、后级正端比较支路及后级负端比较支路均包括一个电容及与该电容同一端连接的三个开关，三个所述的开关相对连接电容端的另一端分别用于输入高参考电压、低参考电压、高低参考电压的共模电压；m条所述的前级正端比较支路中电容相对连接开关端的另一端连接于第一比较器(CMP1)同相输入端，m条所述的前级负端比较支路中电容相对连接开关端的另一端连接于第一比较器(CMP1)反相输入端，n条所述的后级正端比较支路中电容相对连接开关端的另一端连接于第二比较器(CMP2)同相输入端，n条所述的后级负端比较支路中电容相对连接开关端的另一端连接于第二比较器(CMP2)反相输入端。