[发明专利]芯片封装方法及封装结构

摘要

本公开实施例公开了一种芯片封装方法及封装结构。所述芯片封装方法包括：将至少一个待封装芯片和至少一个导电模块贴装于载板上，至少一个待封装芯片的背面朝上，正面朝向所述载板；至少一个导电模块邻近所述至少一个待封装芯片；形成第一包封层，第一包封层覆盖在整个所述载板上，用于包封住所述至少一个待封装芯片以及所述至少一个导电模块；剥离所述载板，露出至少一个待封装芯片的正面以及所述至少一个导电模块的第一表面；在至少一个待封装芯片的正面以及所述至少一个导电模块的第一表面通过再布线工艺完成封装。本公开通过将待封装芯片的正面及导电模块贴装于载板上降低了芯片封装的难度，进而节省了封装成本。

主权项

1.一种芯片封装方法，包括：

将至少一个待封装芯片和至少一个导电模块贴装于载板上，所述至少一个待封装芯片的背面朝上，正面朝向所述载板；所述至少一个导电模块邻近所述至少一个待封装芯片；

形成第一包封层，所述第一包封层覆盖在整个所述载板上，用于包封住所述至少一个待封装芯片以及所述至少一个导电模块；

剥离所述载板，露出所述至少一个待封装芯片的正面以及所述至少一个导电模块的第一表面；

在所述至少一个待封装芯片的正面以及所述至少一个导电模块的第一表面通过再布线工艺完成封装。

2.如权利要求1所述的方法，其中，所述将至少一个待封装芯片以及至少一个导电模块贴装于载板上，包括：

在所述载板上形成粘接层；

通过所述粘接层将所述至少一个导电模块贴装于所述载板的第一预定位置处，将所述至少一个待封装芯片贴装于所述载板的第二预定位置处。

3.如权利要求1所述的方法，其中，所述至少一个导电模块的厚度大于或等于所述至少一个待封装芯片的厚度。

4.如权利要求1所述的方法，其中，所述导电模块为多个导电凸柱构成的导电阵列，所述导电阵列通过绝缘材料封装成一体。

5.如权利要求4所述的方法，其中，所述导电阵列中间具有至少一个开口；所述导电阵列和所述至少一个封装芯片贴装于所述载板上时，所述至少一个封装芯片位于所述至少一个开口中。

6.如权利要求1‑5任一项所述的方法，其中，在形成第一包封层之前，所述方法还包括：

形成密封层，所述密封层至少包裹在所述至少一个待封装芯片以及所述至少一个导电模块的四周。

7.如权利要求6所述的方法，其中，所述形成密封层，包括：

利用半导体工艺将密封材料覆盖在贴装有所述至少一个待封装芯片以及所述至少一个导电模块的所述载板上；

固化所述密封材料，形成所述密封层。

8.如权利要求6或7所述的方法，其中，所述密封层高度低于所述至少一个待封装芯片的高度，且所述密封层采用热固化或紫外线固化绝缘材料。

9.如权利要求求6或7所述的方法，其中，所述密封层连续不间断的覆盖在所述第一包封层表面以及至少包裹在所述芯片的四周。

10.如权利要求1‑9任一项所述的方法，其中，在形成第一包封层之后，还包括：

减薄所述第一包封层，露出所述至少一个导电模块的第二表面。

11.如权利要求1‑5任一项所述的方法，其中，在形成第一包封层之前，还包括：

形成导热结构，所述导热结构包括覆盖在所述至少一个待封装芯片的背面、所述至少一个导电模块的第二表面以及所述至少一个待封装芯片与所述至少一个导电模块之间的导热材料，以及形成在导热材料表面的导热板。

12.如权利要求11所述的方法，其中，所述导热结构与封装完成后切割成的单体一一对应，每个单体包括至少一个待封装芯片和至少一个导电模块。

13.如权利要求11所述的方法，其中，在形成第一包封层之后，还包括：

减薄所述第一包封层，露出所述导热结构的导热板表面。

14.如权利要求1‑13任一项所述的方法，其中，在所述至少一个待封装芯片的正面通过再布线工艺完成封装，包括：

形成钝化层，以使所述至少一个待封装芯片的正面以及所述至少一个导电模块的第一表面所在这一侧平整化。

15.如权利要求14所述的方法，形成钝化层之后，还包括：

在所述钝化层上形成第一开口，所述第一开口位于所述至少一个待封装芯片的焊垫以及所述至少一个导电模块处；

在所述钝化层上形成第一再布线层，所述第一再布线层通过所述第一开口与所述待封装芯片上的焊垫以及所述至少一个导电模块电连接。

16.如权利要求15所述的方法，还包括：

在所述第一再布线层上形成第二包封层，并通过第一导电凸柱引出所述第一再布线层的焊垫或连接点。

17.如权利要求16所述的方法，其中，在所述第一再布线层上形成第二包封层，并通过第一导电凸柱引出所述第一再布线层的焊垫或连接点，包括：

在所述第一再布线层的焊垫或连接点上形成第一导电凸柱；

在所述第一再布线层以及露出的所述钝化层上形成第二包封层，并露出所述第一导电凸柱；或，

在所述第一再布线层上形成第二包封层，并通过第一导电凸柱引出所述第一再布线层的焊垫或连接点，包括：

在所述第一再布线层以及露出的所述钝化层上形成第二包封层；

在所述第二包封层上与所述第一再布线层的焊垫或连接点对应的位置处形成第二开口；

在所述第二开口内形成第一导电凸柱。

18.如权利要求16所述的方法，还包括：

在第二包封层上形成第二再布线层，所述第二再布线层通过所述第一导电凸柱与所述第一再布线层的焊垫或连接点电连接；

在第二再布线层上形成第三包封层，并通过第二导电凸柱引出所述第二再布线层的焊垫或连接点。

19.如权利要求17所述的方法，其中，在第二再布线层上形成第三包封层，并通过第二导电凸柱引出所述第二再布线层的焊垫或连接点，包括：

在所述第二再布线层的焊垫或连接点上形成第二导电凸柱；

在所述第二再布线层以及露出的第二包封层上形成第三包封层，并露出所述第二导电凸柱；或，

形成第三包封层，包封所述第二再布线层以及露出的第二包封层，并通过第二导电凸柱引出所述第二再布线层的焊垫或连接点，包括：

在所述第二再布线层以及露出的第二包封层上形成第三包封层；

在所述第三包封层上与所述第二再布线层的焊垫或连接点对应的位置处形成第三开口；

在所述第三开口内形成第二导电凸柱。

20.如权利要求1‑19任一项所述的方法，其中，在所述至少一个待封装芯片的正面以及所述至少一个导电模块的第一表面通过再布线工艺完成封装之后，还包括：

进行切割，使得切割后形成的每个封装单体包括至少一个待封装芯片以及邻近的至少一个导电模块。

21.如权利要求15‑19任一项所述的方法，其中，在所述至少一个待封装芯片的正面以及所述至少一个导电模块的第一表面通过再布线工艺完成封装之后，还包括：

在所述第一包封层的表面设置至少一个被动元件，所述至少一个被动元件与所述至少一个导电模块的第二表面电连接。

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。 免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于PEP创新私人有限公司，未经PEP创新私人有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201711227091.2/，转载请声明来源钻瓜专利网。