[发明专利]一种基于FPGA的磁共振信号实时处理方法

摘要

本发明公开了一种基于FPGA的磁共振信号实时处理方法，该方法建立了利用可编程逻辑器件FPGA实现的磁共振信号处理系统，实现了高速AD实时数据采集、同相及正交通道的可变的带宽及抽取速率的数字下变频系统以及下变频后数据的存储与传输。本发明利用FPGA的可重复编程、灵活性强等优势，可通过PC机配置不同的参数，对数字下变频结构进行修改，以适应各种特定的设计需求。

主权项

一种基于FPGA的磁共振信号实时处理方法，其特征在于,该方法包括以下具体步骤：步骤1：建立磁共振信号采集系统建立包括电源模块（1）、高速串行AD芯片（2）、可编程逻辑器件（FPGA）（3）、DDR3存储模块（4）、PCI9054芯片（5）、PCI桥芯片（6）、存储介质（7）PC机（8）的磁共振信号采集系统；其中，电源模块（1）与高速串行AD芯片（2）、可编程逻辑器件（3）、DDR3存储模块（4）、PCI9054芯片（5）相连接；高速串行AD芯片（2）与可编程逻辑器件（3）相连接；可编程逻辑器件（3）与高速串行AD芯片（2）、DDR3存储模块（4）、PCI9054芯片（5）相连；DDR3存储模块（4）与可编程逻辑器件（3）相连接；PCI9054芯片（5）与可编程逻辑器件（3）、PCI桥芯片（6）、存储介质（7）相连接；PCI桥芯片（6）与PC机（8）相连接；存储介质（7）与PCI9054芯片（5）相连接；PC机（8）与PCI桥芯片（6）相连接；步骤2：高速串行AD实时采样，具体包括：2.1：利用FPGA输出采样时钟，并发送指令更改高速串行AD芯片的寄存器，使其处于循环产生指定训练序列的模式；2.2：利用FPGA对2.1模式下读取到的数据进行判断，识别是否与指定训练序列一致，调整串行数据的组合模式，直至采集数据与指定训练序列一致；2.3：在2.2达成后，利用FPGA发送指令，更改高速串行AD芯片的寄存器，使其处于正常采样模式；2.4：利用FPGA进行数据采集与数据的串并转换；步骤3：数据信号的混频，具体包括：3.1：利用FPGA编程建立相位生成器和SIN/COS查找表；3.2：利用相位生成器产生连续的相位参量并通过查找表映射，构造出可变频率的正弦波，建立数控振荡器（NCO）；3.3：利用PC机对参数配置接口进行配置，根据前级磁共振信号的载波的中心频率设置数控振荡器产生数据的中心频率，分别输出两路频率相同、相位正交的同相信号和正交信号；3.4：将采样得到的数据转化为并行数据后分别进入一路同相下变频通道和正交下变频通道进行后级的下变频处理；3.5：将数控振荡器产生的同相信号与同相下变频通道中的数据相乘，正交信号与正交下变频通道中的数据相乘；3.6：将两路通道的数据做低位截取，分别得到两路32bit的数据；步骤4：进行数字下变频，具体包括：4.1：利用PC机对参数配置接口进行配置，得到抽取速率以及输出数据的带宽；4.2：由4.1得到两组多阶CIC抽取滤波器的抽取倍数、CIC补偿滤波器的系数、半带滤波器组的使用个数以及输出数据的通道控制和FIR滤波器的系数；4.3：通过4.2产生的系数，利用FPGA编程软件开放提供的IP核中的CIC滤波器的IP核建立CIC抽取滤波器、利用FIR滤波器的IP核建立半带滤波器组以及FIR滤波器；4.4：两路由步骤3混频后的数据分别经过两级CIC抽取滤波器以及其相对应的CIC补偿滤波器，对数据做低位截取，得到两路32bit的进行大抽取率抽取后的数据；4.5：利用4.2得到的半带滤波器组的使用个数配置好半带滤波器组以及其连接方式，对经过滤波器组的数据做低位截取，得到两路32bit的完成抽取后的数据；4.6：将4.5所得数据通过FIR整形滤波器，对数据做低位截取，得到最后输出的数据、数据带宽和数据率；步骤5：将步骤4所得数据进行读取与存储，具体包括：5.1：利用FPGA编程软件开放提供的IP核中的FIFO IP核建立先入先出存储器队列；5.2：利用先入先出存储器队列转换数据输出速率与DDR3的读取速率，将下变频后的数据存入大容量的DDR3中，直到存储足够处理的数据量；5.3：利用PCI通信方式，使PC机读取存储于DDR3中的下变频后的数据，将所得数据存储于PC机中的文件内,以备后续数据处理。