[发明专利]制造半导体结构的方法有效
| 申请号： | 201711250148.0 | 申请日： | 2017-12-01 |
| 公开（公告）号： | CN109324483B | 公开（公告）日： | 2021-05-04 |
| 发明（设计）人： | 李永尧;沈恩照 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | G03F7/20 | 分类号： | G03F7/20 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 蕭輔寬 |
| 地址： | 中国台湾新竹市*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例是关于一种制造半导体结构的方法，其包含提供包含多个第一晶片的第一批次及包含多个第二晶片的第二批次；导出用于处理所述第一批次的第一处理时间；导出用于处理所述第二批次的第二处理时间；导出所述第一处理时间与所述第二处理时间之间的处理时间差；在掩模台上装载第一掩模；在晶片台上处理所述第一批次；从所述掩模台移除所述第一掩模；在所述掩模台上装载第二掩模；及在所述晶片台上处理所述第二批次，其中完成所述第一批次的所述处理与开始所述第二批次的所述处理之间的时间间隔基本上大于或等于所述处理时间差。 | ||
| 搜索关键词： | 制造 半导体 结构 方法 | ||
【主权项】：
1.一种制造半导体结构的方法，其包括：提供包含多个第一晶片的第一批次及包含多个第二晶片的第二批次；导出用于处理所述第一批次的第一处理时间；导出用于处理所述第二批次的第二处理时间；导出所述第一处理时间与所述第二处理时间之间的处理时间差；在掩模台上装载第一掩模；在晶片台上处理所述第一批次；从所述掩模台移除所述第一掩模；在所述掩模台上装载第二掩模；及在所述晶片台上处理所述第二批次，其中完成所述第一批次的所述处理与开始所述第二批次的所述处理之间的时间间隔基本上大于或等于所述处理时间差。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711250148.0/，转载请声明来源钻瓜专利网。
