[发明专利]基于FPGA的非均匀超宽带稀疏信号采样方法

摘要

本发明公开了一种基于FPGA的非均匀超宽带稀疏信号采样方法，解决了现有压缩采样方法硬件实现难，以及传统均匀采样方法受奈奎斯特定理限制的问题。实现步骤是：搭建硬件平台；确定采样率参数；根据需要的压缩比，设置AD采样率；确定伪随机码元公式；生成伪随机序列；将伪随机序列存入FPGA的RAM中；通过FPGA内部的吉比特收发器发送并作为采样保持器工作时钟，完成对稀疏信号的非均匀采样；通过恢复算法重构信号。本发明能够实现对最大4GHz的奈奎斯特采样率的10倍压缩，后端通过一个400MHz采样率的AD完成对2GHz带宽范围内稀疏信号的压缩采样。本发明大大降低了整个压缩采样系统实现的复杂度和开销，易工程化实现，应用于电子侦察中，采集频域稀疏雷达信号。

主权项

一种基于FPGA的非均匀超宽带稀疏信号采样方法，其特征在于，包括有如下步骤：1)搭建用于超宽带稀疏信号采样的硬件平台，平台主要包含FPGA、ADC、DSP、高速采样保持器，其中采样保持器用于保持模拟信号，低速ADC用于将采样保持器保持的信号数字化，FPGA用于接收ADC输出的数字信号以及产生控制采样保持器工作状态的伪随机时钟信号，DSP用于配置相关器件的工作参数；2)根据实际需要采集信号频段范围，得到一个大于信号最大频率2倍的奈奎斯特采样频率Fs；3)假设需要对奈奎斯特速率进行K倍压缩，低速模数转换器AD采样率为F，则F＝Fs/K，其中K为正整数；4)生成用于控制高速采样保持器对输入离散信号进行取舍的伪随机序列,设码元总数为N，N＝nK，n为正整数，则利用伪随机码元生成公式每次生成K位码元，循环生成n次；5)将得到的n组K位码元按顺序首尾相连，得到最终需要的N位伪随机序列P；6)将伪随机序列P存入FPGA中的RAM，设FPGA吉比特收发器的用户时钟频率为F_user，RAM的数据宽度为width，深度为depth，则：$width=\frac{Fs}{F_{user}}$$depth=\frac{N}{width}$7)使用FPGA的吉比特收发器GTH将伪随机序列P以奈奎斯特速率Fs发送出去控制高速采样保持器对信号的保持与通过，此时后端的低速ADC将保持器输出模拟信号数字化之后得到离散信号，该信号包含了原始稀疏信号的完整信息。8)通过压缩感知中的信号恢复算法恢复出原始信号在稀疏域的稀疏表示向量。