[发明专利]形成具有减少的腐蚀的接触插塞的方法有效
| 申请号： | 201711268936.2 | 申请日： | 2017-12-05 |
| 公开（公告）号： | CN108735660B | 公开（公告）日： | 2020-12-01 |
| 发明（设计）人： | 王喻生;洪奇成;高承远;邱意为;欧阳良岳;白岳青 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 方法包括形成ILD以覆盖晶体管的栅极堆叠件。ILD和栅极堆叠件是晶圆的一部分。蚀刻ILD以形成接触开口，并且通过接触开口暴露晶体管的源极/漏极区域或栅极堆叠件中的栅电极。导电覆盖层形成为延伸至接触开口内。在镀液中使用电化学镀将含金属材料镀在导电覆盖层上。含金属材料具有填充接触开口的部分。镀液具有低于约100ppm的硫含量。对晶圆实施平坦化以去除含金属材料的过量部分。含金属材料的剩余部分和导电覆盖层的剩余部分组合形成接触插塞。本发明实施例涉及形成具有减少的腐蚀的接触插塞的方法。 | ||
| 搜索关键词： | 形成 具有 减少 腐蚀 接触 方法 | ||
【主权项】：
1.一种形成半导体器件的方法，包括：形成覆盖晶体管的栅极堆叠件的层间电介质(ILD)，其中，所述层间电介质和所述栅极堆叠件是晶圆的部分；蚀刻所述层间电介质以形成第一接触开口，其中，通过所述第一接触开口暴露所述晶体管的源极/漏极区域或所述栅极堆叠件中的栅电极；形成导电覆盖层，其中，所述导电覆盖层延伸至所述第一接触开口内；将含金属材料镀在所述导电覆盖层上，在镀液中使用电化学镀实施所述镀，其中，所述含金属材料包括填充所述第一接触开口的部分，并且所述镀液具有低于100百万分率(ppm)的硫含量；以及对所述晶圆实施平坦化以去除所述含金属材料的过量部分，其中，所述含金属材料的剩余部分和所述导电覆盖层的剩余部分组合形成第一接触插塞。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711268936.2/，转载请声明来源钻瓜专利网。
- 上一篇：半导体装置
- 下一篇：预间隔物自对准切口形成
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
