[发明专利]半导体存储器及其制造方法

摘要

本发明提供一种半导体存储器及其制造方法，包括半导体结构，包含一半导体衬底，其形成有字线隔离线、位线金属以及电容触点，位线金属与电容触点位于字线隔离线两侧；去除字线隔离线的一上层部分，形成凹槽；于半导体结构表面形成电容支撑底层，并同时于凹槽中填充保护衬垫；于电容支撑底层表面形成电容牺牲层；于电容牺牲层及电容支撑底层中形成与电容触点对应的电容孔；及于电容孔中制作电容器。本发明既可以避免位线金属露出而导致损坏；同时可以避免在制作电容器时，电容器的金属电极的填充而造成位线金属及电容触点之间短路的缺陷，保证存储器的良率，并提高存储器的性能。

主权项

一种半导体存储器的制造方法，其特征在于，所述制造方法包括：1)提供一半导体结构，包括：半导体衬底，其內形成有字线，所述半导体衬底上设置有位线隔离线、电容触点以及对准在所述字线且位于所述位线隔离线与所述电容触点之间的字线隔离线，所述位线隔离线覆盖在所述半导体衬底上的位线金属；2)去除所述字线隔离线的一上层部分，以形成凹槽，所述凹槽由所述电容触点的上表面形成的平面往内凹入并显露所述电容触点的侧边；3)于所述半导体结构上形成电容支撑底层，并同时于所述凹槽中填充保护衬垫；4)于所述电容支撑底层上形成电容牺牲层；5)于所述电容牺牲层中形成与所述电容触点对应的电容孔，所述电容孔更贯穿所述电容支撑底层，以连通至所述电容触点；以及6)于所述电容孔中制作电容器，藉由所述保护衬垫的隔离，所述保护衬垫相对抗蚀于所述电容牺牲层且埋入式隔离在所述电容器的下电极和所述位线金属之间，使所述电容器的所述下电极不接触至在所述位线隔离线下的所述位线金属。