[发明专利]时钟树单元、时钟网络结构及FPGA时钟结构在审
| 申请号： | 201711274987.6 | 申请日： | 2017-12-06 |
| 公开（公告）号： | CN107844672A | 公开（公告）日： | 2018-03-27 |
| 发明（设计）人： | 冯晓玲;刘晶;贾红;程显志;陈维新;韦嶔 | 申请（专利权）人： | 西安智多晶微电子有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50;G06F1/10;H03K5/135 |
| 代理公司： | 西安嘉思特知识产权代理事务所(普通合伙)61230 | 代理人： | 刘长春 |
| 地址： | 710075 陕西省西安*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种时钟树单元、时钟网络结构及FPGA时钟结构，其中所述时钟树单元包括横向驱动模块、多个纵向接口模块、多个可编程逻辑单元，所述可编程逻辑单元中设置有横向分支驱动；横向驱动模块，电连接至多个所述纵向接口模块；所述纵向接口模块，与所述横向分支驱动对应连接；所述横向分支驱动用于使所述待传输信号在多个所述可编程逻辑单元之间传递。本发明技术方案通过在可编程逻辑单元中设置横向分支驱动，使得可编程逻辑单元从纵向接口模块接收到的待传输信号能够相互传递，而不同于现有技术中的第二驱动向可编程逻辑单元发送全部的待传输信号，因此缩小了芯片面积，而且避免了资源浪费。 | ||
| 搜索关键词： | 时钟 单元 网络 结构 fpga | ||
【主权项】：
一种时钟树单元，其特征在于，所述时钟树单元包括：横向驱动模块、多个纵向接口模块、多个可编程逻辑单元，所述可编程逻辑单元中设置有横向分支驱动；横向驱动模块，电连接至多个所述纵向接口模块，用于向所述纵向接口模块发送待传输信号；所述纵向接口模块，与所述横向分支驱动对应连接，用于向所述横向分支驱动发送所述待传输信号；所述横向分支驱动用于使所述待传输信号在多个所述可编程逻辑单元之间传递。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安智多晶微电子有限公司，未经西安智多晶微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711274987.6/，转载请声明来源钻瓜专利网。
