[发明专利]一种地址加扰的存储装置及方法在审
| 申请号： | 201711278280.2 | 申请日： | 2017-12-06 |
| 公开（公告）号： | CN108229215A | 公开（公告）日： | 2018-06-29 |
| 发明（设计）人： | 顾裕灿;夏宝林;吴友飞;顾海明 | 申请（专利权）人： | 杭州中天微系统有限公司 |
| 主分类号： | G06F21/78 | 分类号： | G06F21/78;G06F12/14 |
| 代理公司： | 北京汇泽知识产权代理有限公司 11228 | 代理人： | 张瑾 |
| 地址： | 310012 浙江省杭州市*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种地址加扰的存储装置及方法，所述装置包括：密钥生成模块，用于生成随机密钥；非易失性密钥存储器，用于存储由密钥生成模块生成的随机密钥；密钥读取模块，用于自动读取存储在非易失性密钥存储器内的随机密钥并保存；存储器控制模块，用于将所产生读写片内存储的时序控制逻辑中未经加扰的地址输出至地址加扰算法模块；地址加扰算法模块，分别与存储器控制模块、密钥读取模块和存储器连接，用于根据所述密钥读取模块读取的随机密钥将所述存储器控制模块输出的未经加扰地址进行加扰处理形成加扰地址并发送至存储器。本发明能够在实现数据地址的加扰处理的同时不影响读写存储器的效率，保证高效安全的读写数据。 | ||
| 搜索关键词： | 加扰 随机密钥 存储器控制模块 密钥读取 密钥生成模块 密钥存储器 存储装置 非易失性 加扰处理 算法模块 存储 时序控制逻辑 存储器连接 读写存储器 地址输出 读写数据 高效安全 模块读取 数据地址 自动读取 存储器 读写 发送 输出 保存 保证 | ||
【主权项】：
1.一种地址加扰的存储装置，其特征在于，所述装置包括：密钥生成模块，用于生成随机密钥；非易失性密钥存储器，用于存储由密钥生成模块生成的随机密钥；密钥读取模块，用于自动读取存储在非易失性密钥存储器内的随机密钥并保存；存储器控制模块，用于将经读写存储器所产生数据中未经加扰的地址输出至地址加扰算法模块；地址加扰算法模块，分别与存储器控制模块、密钥读取模块和存储器连接，用于根据所述密钥读取模块读取的随机密钥将所述存储器控制模块输出的未经加扰地址进行加扰处理形成加扰地址并发送至存储器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杭州中天微系统有限公司，未经杭州中天微系统有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711278280.2/，转载请声明来源钻瓜专利网。
