[发明专利]用于制造半导体器件的方法有效

专利信息
申请号: 201711284556.8 申请日: 2017-12-07
公开(公告)号: CN109427897B 公开(公告)日: 2022-05-03
发明(设计)人: 范家声;林俊言;谢东衡;杨宝如 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: H01L29/78 分类号: H01L29/78;H01L21/336;H01L29/423;H01L21/266
代理公司: 北京德恒律治知识产权代理有限公司 11409 代理人: 章社杲;李伟
地址: 中国台*** 国省代码: 台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明实施例提供一种用于缓解包括连续有源区的器件中的泄漏电流的方法和结构。在一些实施例中,通过改变光掩模逻辑操作(LOP)以在单元边界处反转阈值电压类型来增加单元边界处的阈值电压。可选地,在一些情况中,通过在单元边界处执行阈值电压注入(例如,离子注入)并且注入设置在单元边界处的伪栅极中来增加单元边界处的阈值电压。此外,在一些实施例中,通过在单元边界处使用硅锗(SiGe)沟道来增加单元边界处的阈值电压。在一些情况中,SiGe可以设置在衬底内的单元边界处和/或SiGe可以是设置在单元边界处的伪栅极的一部分。本发明实施例还提供另外两种用于制造半导体器件的方法。
搜索关键词: 用于 制造 半导体器件 方法
【主权项】:
1.一种用于制造半导体器件的方法,包括:提供包括第一有源区和在边界处邻接所述第一有源区的第二有源区的衬底;在所述第一有源区内形成第一鳍,在所述第二有源区内形成第二鳍,并且在所述边界处形成伪鳍;在所述第一鳍、所述第二鳍和所述伪鳍上方沉积多个栅极层的第一栅极层;在所述第一栅极层上方沉积第一光刻胶层,并且使用第一掩模在所述第一光刻胶层内图案化第一开口,其中,所述第一开口暴露所述第一鳍、所述第二鳍和所述伪鳍中的至少一个的上方的所述第一栅极层的一部分;以及使用蚀刻工艺去除所述第一栅极层的所述暴露部分以形成图案化第一栅极层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201711284556.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top