[发明专利]单片三维(3D)集成电路及其制造方法有效

专利信息
申请号: 201711292805.8 申请日: 2017-12-08
公开(公告)号: CN109119414B 公开(公告)日: 2020-12-01
发明(设计)人: 让-皮埃尔·科林格;卡洛斯·H·迪亚兹;郭大鹏 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: H01L27/02 分类号: H01L27/02;H01L27/088;H01L23/528;H01L21/8234
代理公司: 北京德恒律治知识产权代理有限公司 11409 代理人: 章社杲;李伟
地址: 中国台*** 国省代码: 台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明的实施例提供了一种用于制造具有无结半导体器件(JSD)的单片三维(3D)集成电路(IC)的方法及其所形成的集成电路。在半导体衬底上方形成第一层间介电(ILD)层,同时也在第一ILD层中形成交替堆叠的第一通孔和第一互连线。将第一掺杂型层和第二掺杂型层转移至第一ILD层的顶面。第一和第二掺杂型层是堆叠的并且是具有相反掺杂类型的半导体材料。图案化第一和第二掺杂型层以形成第一掺杂型线和位于第一掺杂型线上面的第二掺杂型线。形成跨越第一和第二掺杂型线的栅电极。栅电极以及第一和第二掺杂型线至少部分地限定JSD。
搜索关键词: 单片 三维 集成电路 及其 制造 方法
【主权项】:
1.一种用于制造集成电路(IC)的方法,所述方法包括:在半导体衬底上方形成第一层间介电(ILD)层,同时也在所述第一层间介电层中形成交替堆叠的第一通孔和第一互连线;将第一掺杂型层和第二掺杂型层转移至所述第一层间介电层的顶面,其中,所述第一掺杂型层和所述第二掺杂型层是堆叠的并且是具有相反掺杂类型的半导体材料;图案化所述第一掺杂型层和所述第二掺杂型层以形成第一掺杂型线和位于所述第一掺杂型线上面的第二掺杂型线;以及形成跨越所述第一掺杂型线和所述第二掺杂型线的栅电极,其中,所述栅电极以及所述第一掺杂型线和所述第二掺杂型线至少部分地限定无结半导体器件(JSD)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201711292805.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top