[发明专利]一种基于VPX架构的改进型B码对时方法

摘要

本发明公开一种基于VPX架构的改进型B码对时方法，交换板的FPGA作为PCIE交换网络的EP端口，将输入的B码进行解析。交换板的CPU作为PCIE交换网络的RC端口，划分出N个内存区域用于接收缓存FPGA传输过来的B码时间信息。N块刀片主板都被设置为NT模式，每当需要对时时，就通过PCIE交换网络从对应的内存区域中取走时间信息，取到的时间即为经过对时的系统时间。此外，交换板的FPGA会实时刷新并保存收到的时间信息，一旦B码源断开，交换板会以此时的时间信息为基准，通过自身RTC计时进行自守时。该方法解决了现有方法存在的较大延时与冲突，提供了一种B码源中断的风险控制策略，有很好的应用前景。

主权项

1.一种基于VPX架构的改进型B码对时方法，该VPX架构由N个刀片主板、2个交换模块、切换模块以及电源模块组成；其中，刀片主板为系统提高计算资源，并基于虚拟化实现负载均衡；交换模块可以实现以太网、PCIE以及SRIO等交换功能；切换模块可以实现KVM切换；电源模块为各模配置不同的电源，同时电源管理芯片对电源进行智能管理，其特征在于，改进型B码对时方法的具体步骤如下：步骤1：B码源将产生的B码信息以422电平的方式发送到交换板上，交换板的FPGA将输入进来的B码解出年月日时分秒信息，并恢复出秒脉冲信号；授时寄存器组接收高精度温补晶振过来的时钟计数，并由秒脉冲信号来做清零处理；步骤2：在PCIE网络中，交换板的CPU为被设置为RC，刀片设置为NT模式，FPGA的PCIE端口设置为EP模式；步骤3：交换板的CPU通过PCIE交换网络，将FPGA传输过来的时间信息，以拷贝的方式复制成N份，分别放入N个内存区域内，每个内存区域与一个刀片主板对应；步骤4：各刀片主板需要对时时，通过PCIE交换网络，到对应的内存区域中取出时间信息；步骤5：当B码源中断时，交换板会以此时寄存器中保存的时间信息为基准，通过自身RTC时钟进行秒级计时，并通过FPGA的定时器进行微秒级计时，将两部分时间综合以后，通过PCIE交换网络，放到N个内存区域中供各刀片主板对时；步骤6：一旦B码源恢复，交换板会立即摒弃自守时的时间信息，采用B码源的时间信息，进行正常的对时。