[发明专利]一种DDR内存虚拟写电平校准响应的方法有效
| 申请号： | 201711346548.1 | 申请日： | 2017-12-15 |
| 公开（公告）号： | CN108009372B | 公开（公告）日： | 2020-07-31 |
| 发明（设计）人： | 张雪琳;陈明宇 | 申请（专利权）人： | 中国科学院计算技术研究所 |
| 主分类号： | G06F30/367 | 分类号： | G06F30/367;G06F30/32 |
| 代理公司： | 北京泛华伟业知识产权代理有限公司 11280 | 代理人： | 王勇 |
| 地址： | 100190 北*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种用于DDR内存虚拟写电平校准响应的装置，包括：位于DDR中的写电平校准伪响应模块，其中，所述写电平校准伪响应模块用于在写电平校准期间产生用于输出到内存控制器以执行写电平校准的伪响应信号。该方案通过返回伪响应信号的方式通过内存初始化的写电平校准阶段，并且通过对伪响应信号翻转时间点的控制，达到校准写数据选通信号相位的效果。特别针对LRDIMM等可以用精细命令控制写电平校准的应用场景，还可以通过对BCW控制字等命令的监测直接设置写数据选通信号的相位延迟值。本发明可以正确地响应写电平校准，不需要跳过该写电平校准阶段，也无需修改源码。 | ||
| 搜索关键词： | 一种 ddr 内存 虚拟 电平 校准 响应 方法 | ||
【主权项】：
1.一种用于DDR内存虚拟写电平校准响应的装置，包括：位于DDR中的写电平校准伪响应模块，其中，所述写电平校准伪响应模块用于在写电平校准期间产生用于输出到内存控制器以执行写电平校准的伪响应信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院计算技术研究所，未经中国科学院计算技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711346548.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种治疗淋巴癌中药的组合物
- 下一篇：一种中药粉碎研磨一体化装置
