[发明专利]基于改进型最小和算法的LDPC译码器及其译码方法

摘要

本发明公开了一种基于改进型最小和算法的LDPC译码器及其译码方法，主要针对在高阶调制的情况下，每个Symbol内的Bit不独立，而现有二进制LDPC译码算法基于每个Bit的初始似然比进行译码，没有利用Bit间的相关性。本发明提出的算法基于Symbol的初始似然比进行译码，更有效的利用信道信息，从而在高阶调制的情况下取得更好的纠错性能和更低的误码率。译码过程先利用信道信息计算出每个Symbol的初始似然比，再用初始似然比初始化每个消息，然后迭代更新消息和Symbol的似然比，最后对Symbol的似然比进行硬判决得到译码结果，本发明更有效的利用信道信息，相比于传统的最小和译码算法的译码器，译码器的译码性能更优。

主权项

1.基于改进型最小和算法的LDPC译码器，其特征在于：所述的译码器采取按列分组的改进的最小和译码算法，包括Symbol数据存储器、Bit似然比计算单元、Bit数据存储器、Symbol处理单元、校验节点处理单元、选择器、寄存器、输出数据存储器和符号存储器，所述的译码器译码过程包括如下步骤：(1)初始化处理：首先将输入译码器的Symbol的初始似然比数据存放在Symbol数据存储器中，并计算其对应的Bit似然比，再把Bit初始似然比数据存放在Bit数据存储器中；(2)开始译码后，Symbol处理单元接收Symbol数据存储器中的Symbol初始对数似然比，Bit数据存储器中的相应Bit初始对数似然比，以及寄存器中的C2V相关信息，计算出V2C信息；同时Symbol处理单元还对当前变量节点所连接的校验节点是否满足校验进行了硬判决，根据硬判结果决定是否提前结束译码，为了进行下一次迭代的C2V信息，需要把更新后的V2C信息的符号输入到符号存储器中进行存储；(3)校验节点处理单元接收来自Symbol处理单元的V2C信息和上一次迭代的V2C信息的符号，来更新计算C2V信息；并将更新后的C2V信息输入到寄存器和存储器中；(4)当所有列的信息均被更新，我们称之为完成了一次迭代，同时将迭代计数自加1；(5)如果译码器在预设的最大迭代次数之前完成了译码，译码器将提前终止迭代，并把译码结果输出到输出数据存储器中，同时宣告译码成功；反之，如果译码在达到最大迭代次数仍未译码成功，译码器将终止迭代，同时宣告译码失败。