[发明专利]基于粒计算的时序逻辑电路状态化简方法有效
申请号: | 201711355995.3 | 申请日: | 2017-12-16 |
公开(公告)号: | CN108170911B | 公开(公告)日: | 2020-06-02 |
发明(设计)人: | 陈泽华;李伟;柴晶;赵哲峰;尚奥;刘帆 | 申请(专利权)人: | 太原理工大学 |
主分类号: | G06F30/3312 | 分类号: | G06F30/3312;G06F30/337 |
代理公司: | 太原晋科知识产权代理事务所(特殊普通合伙) 14110 | 代理人: | 任林芳 |
地址: | 030024 *** | 国省代码: | 山西;14 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种基于粒计算的时序逻辑电路状态化简方法,该方法定义了描述状态转移情况的次态矩阵,并通过对相容类的标记不断更新次态标记矩阵,从而求得最大相容类集合,这样避免了大规模稀疏矩阵的产生;在求解最大相容类的过程中,直接对状态转移表中的全体初始状态进行划分,通过迭代即可得到最终结果,避免了其它算法中对初始状态两两求相容对和不相容对的过程,减少时间开支;利用核相容类作为启发式信息构建初始状态树,可以较快求得所有可能的最小覆盖;通过构建最小状态树可以对所有最小覆盖的闭合性进行验证并能得到状态最少的化简结果,保证了算法结果的最优性。 | ||
搜索关键词: | 基于 计算 时序 逻辑电路 状态 方法 | ||
根据时序逻辑电路画出原始的状态转移表,基于相容关系和粒计算得到包含所述时序逻辑电路所有初始状态的最大相容类集合;
根据时序逻辑电路的初始状态划分得到的最大相容类集合,构建描述所述时序逻辑电路初始状态的初始状态树,得到初始状态的所有最小覆盖情况;
根据得到时序逻辑电路所有初始状态的最小覆盖情况,利用最小状态树检验各个最小覆盖的闭合性;
输出电路初始状态的最小闭覆盖,得到与原始的状态转移表等价的最小化状态表,从而得到实现相同电路功能的最简电路,实现时序逻辑电路状态化简。
2.根据权利要求1所述的基于粒计算的时序逻辑电路状态化简方法,其特征在于,在基于相容关系和粒计算得到包含所述时序逻辑电路所有初始状态的最大相容类集合的步骤中,包括步骤:根据描述时序逻辑电路的原始状态转移表,得到时序逻辑电路的初始状态集合Q,时序逻辑电路对应不同输入时的输出矩阵Z(x)和电路的次态矩阵B(x);
根据时序逻辑电路的输出矩阵Z(x),对初始状态进行初级划分π1 = Q/Z(x),将划分得到的r个时序逻辑电路状态相容类依次标记为“1”到“r”;将每个相容类中的状态都用该相容类的标记表示,则得到电路次态标记矩阵B*(x);
由B*(x)得到电路状态的次级划分π2 =π1 ∩ Q/ B*(x),比较π2和π1划分结果是否一致,若一致,则终止对电路状态的划分;
若划分结果不一致,将π2划分中得到的新的电路状态相容类重新进行标记,然后将所有电路状态按照新的标记表示,得到更新的B*(x),由B*(x)得到新的电路状态划分π3 =π2 ∩ Q/ B*(x),比较π3和π2划分是否一致,若一致,则终止电路状态划分;否则,则重复本步骤过程;
当每一级划分的划分结果一致时,πk =πk‑1,k=1,2,3,…,得到最终的电路状态相容类的划分,πk得到的划分即为电路初始状态的最大相容类集合。
3.根据权利要求1所述的基于粒计算的时序逻辑电路状态化简方法,其特征在于,在构建描述所述时序逻辑电路初始状态的初始状态树,得到初始状态的所有最小覆盖情况的步骤中,包括步骤:对时序逻辑电路初始状态最大相容类集合中各相容类进行标记,得到各初始状态与标记后的相容类的包含关系;其中,若时序逻辑电路某一初始状态只包含在某一个相容类内,称为核相容类,将核相容类选入最小覆盖中,并以核相容类作为根节点画初始状态树;
对于已选中的相容类中还未覆盖的时序逻辑电路初始状态,继续找包含于相容类个数最少的电路初始状态,并将包含时序逻辑电路状态的相容类作为下一层节点;不断扩展初始状态树,直到所有分支上的相容类都包含所有电路初始状态,得到完整的初始状态树;
从初始状态树中选择最短的分支,该分支上的相容类即构成时序逻辑电路初始状态的最小覆盖,得到所有可能的电路初始状态的最小覆盖情况。
4.根据权利要求3所述的基于粒计算的时序逻辑电路状态化简方法,其特征在于,若得到各初始状态与标记后的相容类的包含关系后二者对应关系不存在核相容类,则找到包含于相容类个数最少的电路初始状态,并将包含该电路状态的相容类作为根节点。5.根据权利要求1所述的基于粒计算的时序逻辑电路状态化简方法,其特征在于,在利用最小状态树检验各个最小覆盖的闭合性的步骤中,包括步骤:将初始状态树中的非最小覆盖分支去掉,只保留最小覆盖分支,补充树图中每个时序逻辑电路状态相容类包含的初始状态及隐含的次态,得到电路状态的最小状态树;
判断最小状态树中的每一最小覆盖分支是否闭合;若闭合,则时序逻辑电路状态最小覆盖即所求的最小闭覆盖;
若因时序逻辑电路状态相容类引起不闭合时,分解成时序逻辑电路状态相容对,加到原来所在的最小覆盖中,再次判断每一最小覆盖分支是否闭合,直到找到电路状态最小闭覆盖;若因时序逻辑电路状态相容对引起不闭合时,将引起不闭合的时序逻辑电路状态次态作为新的相容类添加到时序逻辑电路状态最小覆盖中,同时判断时序逻辑电路状态次态是否有隐含的相容对,若有,则继续添加,直到找到时序逻辑电路状态的最小闭覆盖。
6.根据权利要求5所述的基于粒计算的时序逻辑电路状态化简方法,其特征在于,判断最小状态树中的每一最小覆盖分支是否闭合时的满足条件:包含初始状态转移表的全部状态;
相容类个数最少;
所选相容类集合中的任一相容类,在初始状态表中任一输入条件下产生的次态属于该集合中的某一个相容类。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于太原理工大学,未经太原理工大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201711355995.3/,转载请声明来源钻瓜专利网。