[发明专利]电容器阵列结构、半导体存储器及制备方法在审
申请号: | 201711373294.2 | 申请日: | 2017-12-19 |
公开(公告)号: | CN107968044A | 公开(公告)日: | 2018-04-27 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 睿力集成电路有限公司 |
主分类号: | H01L21/02 | 分类号: | H01L21/02;H01L23/64;H01L27/108 |
代理公司: | 上海光华专利事务所(普通合伙)31219 | 代理人: | 佟婷婷 |
地址: | 230000 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种电容器阵列结构、半导体存储器及制备方法,包括提供半导体衬底,于半导体衬底上形成牺牲层及支撑层;形成具有窗口的图形化掩膜层,并于牺牲层及支撑层内形成电容孔;于电容孔的底部及侧壁形成下电极层,去除牺牲层;于下电极层的内表面以及外表面形成电容介质层,于电容介质层的表面形成上电极内衬层;于上电极内衬层表面形成上电极填孔体,于上电极填孔体表面形成上电极覆盖层。通过上述方案,本发明改变了金属接触层与导线层的制备顺序,解决了填充材料层时出现提早封口的问题,改进了上电极填孔体的填充,改善了电连接性能,形成缓冲腔,释放结构材料层内的应变,避免工艺制程中因热膨胀挤压等而使电容器变形的问题。 | ||
搜索关键词: | 电容器 阵列 结构 半导体 存储器 制备 方法 | ||
【主权项】:
一种电容器阵列结构的制备方法,其特征在于,包括如下步骤:1)提供一半导体衬底,所述半导体衬底包含若干个位于内存数组结构中的电容接触节点,于所述半导体衬底上形成交替叠置的牺牲层及支撑层;2)于步骤1)得到的结构上形成具有阵列排布的窗口的图形化掩膜层,并基于所述图形化掩膜层刻蚀所述牺牲层及所述支撑层,以形成与所述窗口对应的电容孔,所述电容孔显露所述电容接触节点;3)于所述电容孔的底部及侧壁形成下电极层,并去除所述牺牲层,以显露所述下电极层的外表面;4)于所述下电极层的内表面以及显露的外表面形成电容介质层,并于所述电容介质层的表面形成上电极内衬层;5)于所述上电极内衬层的表面形成上电极填孔体,所述上电极填孔体填充于所述下电极层之间及所述下电极层内的间隙并延伸覆盖所述上电极内衬层;以及6)于所述上电极填孔体表面形成上电极覆盖层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于睿力集成电路有限公司,未经睿力集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201711373294.2/,转载请声明来源钻瓜专利网。
- 上一篇:应变GeCMOS器件及其制备方法
- 下一篇:蚀刻方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造