[发明专利]适用于随机存储器自动测试的高速电路结构及其测试方法

摘要

本发明公开了一种适用于随机存储器自动测试的高速电路结构及其测试方法，所述结构包括：锁相环单元；时钟产生单元；状态机控制单元，用于内部状态机控制，将外部指令转换为内部的操作时序，产生内部控制信号控制外部通信和配置信息，并传输相关信息给内部单元；流水线驱动单元，用于根据外部指令要求，实现对其他单元操作流水线控制；控制信号产生单元，用于配置存储器的使能信号及读写控制信号；地址信号产生单元，用于产生对存储器操作的地址信号给存储器；数据结果处理单元，用于产生写入存储器的数据；输出数据处理单元，用于比对存储器的输出数据和写入数据；结果记录单元，用于记录并输出输出数据处理单元的比对结果。

主权项

一种适用于随机存储器自动测试的高速电路结构，包括：锁相环单元，用于产生内部时钟；时钟产生单元，用于将所述锁相环单元产生的内部时钟转换为内部的操作时钟和数据抓取时钟；状态机控制单元，用于内部状态机控制，以及将外部指令转换为内部的操作时序，产生内部控制信号控制外部通信和配置信息，并传输相关信息给内部单元；流水线驱动单元，用于根据外部指令要求，实现对数据信号产生单元、地址信号产生单元、控制信号产生单元、输出数据处理单元的操作流水线控制；控制信号产生单元，用于配置存储器的使能信号EN及读写控制信号WE；地址信号产生单元，用于产生对存储器操作的地址信号ADR[WA‑1:0]，并传输给存储器；数据结果处理单元，用于产生写入存储器的数据D[WD‑1:0]；输出数据处理单元，用于比对存储器的输出数据Q[WD‑1:0]和写入数据D[WD‑1:0]，从而提供结果比对参考信息；结果记录单元，用于记录所述输出数据处理单元的比对结果并提供给片外。