[发明专利]一种光刻套刻精度差的优化方法在审
| 申请号： | 201711393107.7 | 申请日： | 2017-12-21 |
| 公开（公告）号： | CN108122747A | 公开（公告）日： | 2018-06-05 |
| 发明（设计）人： | 王青;孙勤;高杏;申广耀 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;G03F7/20 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 智云 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种光刻套刻精度差的优化方法。所述光刻套刻精度差的优化方法，包括，步骤S1：提供硅基衬底，并在硅基衬底上制备具有硅化物膜层‑氧化物膜层‑氮化物膜层结构的功能膜层；步骤S2：在功能膜层之异于硅基衬底的一侧淀积底层抗反射涂层，并通过光刻工艺定义单元区域；步骤S3：利用刻蚀工艺将单元区域以外部分的氮化物膜层刻蚀去除，将单元区域的结构进行保留；步骤S4：通过ISSG工艺，分步氧化功能膜层之氮化物膜层，以获得顶层氧化物层。本发明通过ISSG工艺，分步氧化所述功能膜层之氮化物膜层，以获得顶层氧化物层，不仅可以改善SONOS结构的eflash产品工艺流程中由热应力造成的光刻套刻精度差的温度，而且极大的提出产品良率，保证产品性能。 | ||
| 搜索关键词： | 氮化物膜层 光刻 套刻 功能膜层 硅基衬 单元区域 氧化物层 顶层 优化 底层抗反射涂层 氧化物膜层 产品良率 产品性能 定义单元 光刻工艺 硅化物膜 刻蚀工艺 氧化功能 工艺流程 热应力 淀积 刻蚀 膜层 去除 制备 保留 保证 | ||
【主权项】：
一种光刻套刻精度差的优化方法，其特征在于，所述光刻套刻精度差的优化方法，包括，执行步骤S1：提供硅基衬底，并在所述硅基衬底上制备具有硅化物膜层‑氧化物膜层‑氮化物膜层结构的功能膜层；执行步骤S2：在所述功能膜层之异于硅基衬底的一侧淀积底层抗反射涂层，并通过光刻工艺定义单元区域；执行步骤S3：利用刻蚀工艺将单元区域以外部分的氮化物膜层刻蚀去除，将单元区域的结构进行保留；执行步骤S4：通过ISSG工艺，分步氧化所述功能膜层之氮化物膜层，以获得顶层氧化物层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711393107.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
