[发明专利]一种基于DES算法的一体式加解密模块

摘要

本发明提供一种基于DES算法的一体式加解密模块，是通过将现有基于DES加密算法的加解密模块进行合并而成，包括初始置换模块、子加密模块、加/解密密钥产生模块以及逆初始置换模块，所述的加/解密密钥产生模块包括循环左移模块、循环右移模块、压缩换位PC‑1模块、压缩换位PC‑2模块及加解密选择模块，将初始64位密钥数据同时进行加密和解密用子密钥的生成，最终根据需要选择使用加/解密用子密钥，使之在应用于芯片时，可减少芯片的面积，降低芯片的设计难度，减少相关硬件成本。

主权项

一种基于DES算法的一体式加解密模块，包括初始置换模块、子加密模块、加/解密密钥产生模块以及逆初始置换模块，初始置换模块读取外部传输到端口的待加/解密的明/密文数据，并通过初试置换模块中的置换功能处理成两组数据inL1、inR1传输至子加密模块，同时加/解密密匙产生模块读取外部传输到key_in端口的初始密钥数据，经过处理后产生用于加密或解密的子密匙数据并传输至子加密模块，子加密模块读取初始置换模块输入的inL1、inR1数据，以及加/解密密钥产生模块输入的子密匙数据，经过16次加/解密输出两组加/解密数据outL16、outR16至逆初始置换模块，经置换处理后即可输出经加/解密后的密/明文数据，其特征在于所述的加/解密密匙产生模块包括循环左移模块、循环右移模块、压缩换位PC‑1模块、压缩换位PC‑2模块及加解密选择模块，且各模块均为16个，以与16个子加密模块匹配，其中第一轮加/解密用子密匙Key1是先由输入的初始64位密匙数据A0至压缩换位PC‑1模块进行压缩换位，然后压缩换位PC‑1模块输出两组28位分组数据C0、D0至第一轮循环左移模块和第一轮循环右移模块，第一轮循环左移模块输出经过左移的两组28位分组数据C1、D1至第二轮循环左移模块，同时将经过左移的两组28位分组数据C1、D1传输至第一轮第一压缩换位PC‑2模块进行压缩换位为48位子密匙LK1，第一轮循环右移模块输出经过右移的两组28位分组数据C1’、D1’至下一轮的第二轮循环右移模块，同时将经过右移的两组28位分组数据C1’、D1’传输至第一轮第二压缩换位PC‑2模块进行压缩换位为48位子密匙RK1，第一轮第一压缩换位PC‑2模块和第一轮第二压缩换位PC‑2模块分别将第一轮循环左移48位子密匙LK1和第一轮循环右移48位子密匙RK1传输至第一轮加解密选择模块，第一轮加解密选择模块由输入的加解密选择信号encrypt对第一轮循环左移48位子密匙LK1和第一轮循环右移48位子密匙RK1进行选择，最终输出第一轮加/解密用子密匙Key1至子加密模块1；第二轮至第十六轮子密匙Key2‑Key16分别是由上一轮循环左移的两组28位分组数据C1‑C15、D1‑D15和上一轮循环右移的两组28位分组数据C1’‑C15’、D1’‑D15’分别输入该轮循环左移模块和循环右移模块，并采用和第一轮相同的方法产生，且所得的加/解密用子密匙Key2‑Key16分别输出至子加密模块2‑16。