[发明专利]一种异构多源数据重构瞬态可靠处理方法

摘要

本发明公开了一种异构多源数据重构瞬态可靠处理方法，包括：FPGA动态区状态判断；FPGA静态区建立BRAM实现对重构瞬间数据的缓存；在重构完成后，FPGA动态区向静态区发送询问帧，询问帧中包括该动态区在FPGA芯片内部物理区域的坐标和在该动态区上运行的重构代码的功能ID；FPGA静态区解析动态区发送的询问帧，并返回应答帧，应答帧中包括重构瞬间缓存在BRAM中的数据。本发明公开的方法能够解决由于FPGA动态区出现故障或者功能切换导致的动态区重构时出现的动态区与静态区之间的数据交互出现中断的问题，提高异构多源数据处理的可靠性。

主权项

1.一种异构多源数据重构瞬态可靠处理方法，其特征在于：包括以下步骤：步骤一：FPGA动态区状态判断，具体实现如下：①建立一个宽度为1，深度为1的双端口BRAM，在FPGA主时钟的驱动下，静态区通过端口A置该BRAM的数值为高电平，在经过10个主时钟周期之后，静态区通过端口A读取并判断该BRAM的数值的电平状态：当为高电平时，表明动态区处于重构过程中：当为低电平时，表明动态区处于非重构过程中；②动态区在FPGA主时钟的驱动下通过端口B实时读取并判断该BRAM的数值的电平状态，当为高电平时，在下一个时钟周期将该BRAM的数值的电平状态复位为低电平；③当有k个动态区时，需要在静态区建立k个宽度为1，深度为1的双端口BRAM，各个动态区状态的判断如①和②；步骤二：FPGA静态区建立数据缓存BRAM实现对重构瞬态数据的缓存，具体实现如下：①FPGA静态区建立一个BRAM，当静态区监测到动态区处于重构过程中时，静态区将待处理的数据缓存在这个BRAM中；②FPGA静态区按照各个动态区在FPGA芯片内部物理区域的坐标和在该动态区上运行的重构代码的功能ID的不同，分别将数据缓存在该BRAM的不同偏移地址中；步骤三：在重构完成后，FPGA动态区向静态区发送询问帧，帧格式具体实现如下：①字节0‑1为帧头，即十六进制5A、54；②字节2‑11为数据区，其中字节2‑3表示该动态区在FPGA芯片内部物理区域的左上顶点的横坐标；字节4‑5表示该动态区在FPGA芯片内部物理区域的左上顶点的纵坐标；字节6‑7表示该动态区在FPGA芯片内部物理区域的右下顶点的横坐标；字节8‑9表示该动态区在FPGA芯片内部物理区域的右下顶点的纵坐标；字节10‑11表示在该动态区上运行的重构代码的功能ID；③字节12为数据区结束标识符，即十六进制00；④字节13为校验，即数据区中各个字节的逻辑和取低字节；⑤字节14‑15为数据区的长度，其中字节14为高字节；⑥字节16‑17为帧尾，即十六进制5A、FE；当询问帧中的数据区出现帧尾，即十六进制5A、FE时，需要在该5A、FE前插入转义字符十六进制00；数据区的长度不包括插入的转义字符；步骤四：FPGA静态区解析动态区发送的询问帧，在解析询问帧时需要将插入的转义字符去除，得到该动态区在FPGA芯片内部物理区域的坐标和在该动态区上运行的重构代码的功能ID，然后静态区读取数据缓存BRAM中对应的数据；步骤五：FPGA静态区向动态区返回应答帧，帧格式具体实现如下：①字节0‑1为帧头，即十六进制5A、54；②字节2‑(n+1)为数据区，即重构时缓存在BRAM中的数据，其中n为数据字节长度；③字节n+2为数据区结束标识符，即十六进制00；④字节n+3为校验，即数据区中各个字节的逻辑和取低字节；⑤字节n+4、n+5为数据区的长度，其中字节n+4为高字节；⑥字节n+6、n+7为帧尾，即十六进制5A、FE；当应答帧中的数据区出现帧尾，即十六进制5A、FE时，需要在该5A、FE前插入转义字符十六进制00；数据区的长度不包括插入的转义字符。