[发明专利]一种面向异构多源大数据的高效并行采集方法

摘要

本发明公开了一种面向异构多源大数据的高效并行采集方法，该方法采用Xilinx公司的ZYNQ‑7000 SoC芯片实现，包括：设计基于FPGA的异构多源大数据采集模块，并挂载到片内AXI总线上，该采集模块包括一个静态区和多个动态区，其中静态区负责片内AXI总线协议的实现和与多个动态区的数据交互，每个动态区根据要采集的设备协议的不同设计独立的对外接口和逻辑功能；异构多源大数据采集模块的内存分配和动态重构模块，为每个动态区分配不同的内存，ARM核中实现重构状态机，并通过PCAP端口和各个动态区的内存起始地址完成动态区的动态重构。实现制造现场不同协议、不同设备的海量数据的高效并行采集是实现智能制造的关键，本发明能够实现异构多源大数据的高效并行采集。

主权项

1.一种面向异构多源大数据的高效并行采集方法，其特征在于：包括以下步骤：步骤一：设计基于FPGA的异构多源大数据采集模块，并挂载到片内AXI总线上，该基于FPGA的异构多源大数据采集模块包括一个FPGA静态区和多个FPGA动态区，其中FPGA静态区负责片内AXI总线协议的实现和与多个FPGA动态区的数据交互，多个FPGA动态区通过动态重构完成异构多源大数据的采集，具体实现如下：①建立多个FPGA动态区，每个FPGA动态区根据要采集的数据协议的不同设计独立的对外接口和逻辑功能，FPGA静态区的对外接口与所有动态区的对外接口形成一一映射，同时FPGA静态区为所有动态区提供统一的驱动时钟信号；②FPGA静态区完成与各个动态区之间的数据交互，并通过与片内AXI总线的数据交互，实现与ARM核的数据交互， FPGA静态区作为从设备挂载到片内AXI总线上，在FPGA静态区内编写片内AXI总线协议状态机：设置片内AXI总线的地址总线宽度为32、数据总线宽度为32，设置挂载到片内AXI总线上的设备地址范围为十六进制00000000到十六进制FFFFFFFF，设置读使能和写使能信号完成与片内AXI总线交互的读写控制；步骤二：异构多源大数据采集模块的内存分配和动态重构模块，为每个FPGA动态区分配不同的内存，ARM核通过PCAP端口和各个动态区的内存起始地址完成动态区的动态重构，具体实现如下：①各个FPGA动态区的内存分配范围需在十六进制00000000到十六进制FFFFFFFF之间，根据各个FPGA动态区的大小设置不同的起始地址，各个FPGA动态区的内存范围相互独立；②在ARM核中设计重构状态机，在重构状态机的控制下将拟重构的FPGA动态区的起始地址和大小写入PCAP接口完成该FPGA动态区的动态重构。