[发明专利]一种堆叠式围栅纳米线CMOS场效应管结构及制作方法有效

专利信息
申请号: 201711446763.9 申请日: 2017-12-27
公开(公告)号: CN108172549B 公开(公告)日: 2020-09-04
发明(设计)人: 尚恩明;胡少坚;陈寿面 申请(专利权)人: 上海集成电路研发中心有限公司
主分类号: H01L21/8238 分类号: H01L21/8238;H01L27/092
代理公司: 上海天辰知识产权代理事务所(特殊普通合伙) 31275 代理人: 吴世华;陈慧弘
地址: 201210 上海市*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种堆叠式围栅纳米线CMOS场效应管结构,包括:半导体衬底,上下堆叠设于所述半导体衬底上的围栅纳米线N型场效应管和围栅纳米线P型场效应管,所述围栅纳米线N型场效应管和围栅纳米线P型场效应管之间以介质层相隔离。本发明可实现独立控制CMOS中的N型场效应管和P型场效应管,能有效消除短沟道效应和量子效应产生的不利影响,避免平行CMOS器件中可能存在的闩锁效应,提高器件的性能,并可明显缩小CMOS器件的面积占比。本发明还公开了一种堆叠式围栅纳米线CMOS场效应管结构的制作方法。
搜索关键词: 一种 堆叠 式围栅 纳米 cmos 场效应 结构 制作方法
【主权项】:
1.一种堆叠式围栅纳米线CMOS场效应管结构,其特征在于,包括:半导体衬底,上下堆叠设于所述半导体衬底上的围栅纳米线N型场效应管和围栅纳米线P型场效应管,所述围栅纳米线N型场效应管和围栅纳米线P型场效应管之间以介质层相隔离。

2.根据权利要求1所述的堆叠式围栅纳米线CMOS场效应管结构,其特征在于,所述半导体衬底为SOI衬底。

3.根据权利要求1所述的堆叠式围栅纳米线CMOS场效应管结构,其特征在于,所述围栅纳米线N型场效应管和围栅纳米线P型场效应管分别包括:由纳米线形成的沟道,横跨沟道的栅极,以及位于沟道两侧纳米线端部的源漏极。

4.根据权利要求3所述的堆叠式围栅纳米线CMOS场效应管结构,其特征在于,所述沟道由一至多个纳米线平行排布所构成,所述栅极为高K材料金属栅极,所述介质层为低K材料。

5.根据权利要求4所述的堆叠式围栅纳米线CMOS场效应管结构,其特征在于,所述纳米线材料为Si、SiGe或III‑V族材料,所述围栅纳米线N型场效应管的源漏极由设于纳米线两端的掺杂C的Si材料形成,所述围栅纳米线P型场效应管的源漏极由设于纳米线两端的SiGe材料形成。

6.根据权利要求4所述的堆叠式围栅纳米线CMOS场效应管结构,其特征在于,所述高K材料为二氧化铪,所述金属栅极材料为钨,所述低K材料为SiOC。

7.根据权利要求1或4所述的堆叠式围栅纳米线CMOS场效应管结构,其特征在于,所述栅极两侧具有侧墙。

8.根据权利要求1所述的堆叠式围栅纳米线CMOS场效应管结构,其特征在于,所述围栅纳米线N型场效应管位于围栅纳米线P型场效应管的下方或上方。

9.一种堆叠式围栅纳米线CMOS场效应管结构的制作方法,其特征在于,包括围栅纳米线N型场效应管芯片和围栅纳米线P型场效应管芯片的制作和连接;其中

所述围栅纳米线N型场效应管芯片的制作包括:

提供一第一体硅衬底,在所述第一体硅衬底上依次淀积底层SiGe层、中间Si层和上层SiGe层,构成超晶格;

刻蚀超晶格,形成一至多个Fin结构,并形成横跨Fin的赝栅极;

从Fin的两端向内刻蚀Fin的底层SiGe层和上层SiGe层材料,直至赝栅极的边缘,使Fin的中间Si层露出,形成Si纳米线;

在赝栅极两侧形成侧墙,并在侧墙两侧生长掺杂C的Si材料,将露出的Si纳米线两端包围,以形成N型场效应管的源漏极;

将赝栅极剥离,并去除赝栅极位置上Fin的底层SiGe层和上层SiGe层材料,使Fin的中间Si层露出,形成作为沟道的Si纳米线;

在沟道位置的Si纳米线表面依次形成栅氧层和高K材料层,并形成横跨Fin的金属栅极;

所述围栅纳米线P型场效应管芯片的制作包括:

提供一第二体硅衬底,在所述第一体硅衬底上依次淀积底层SiGe层、中间Si层和上层SiGe层,构成超晶格;

刻蚀超晶格,形成一至多个Fin结构,并形成横跨Fin的赝栅极;

从Fin的两端向内刻蚀Fin的底层SiGe层和上层SiGe层材料,直至赝栅极的边缘,使Fin的中间Si层露出,形成Si纳米线;

在赝栅极两侧形成侧墙,并在侧墙两侧生长SiGe材料,将露出的Si纳米线两端包围,以形成P型场效应管的源漏极;

将赝栅极剥离,并去除赝栅极位置上Fin的底层SiGe层和上层SiGe层材料,使Fin的中间Si层露出,形成作为沟道的Si纳米线;

在沟道位置的Si纳米线表面依次形成栅氧层和高K材料层,并形成横跨Fin的金属栅极;

将形成的围栅纳米线N型场效应管芯片和围栅纳米线P型场效应管芯片以上下堆叠方式移植到一SOI衬底上,去除第一体硅衬底和第二体硅衬底,并在围栅纳米线N型场效应管芯片和围栅纳米线P型场效应管芯片之间形成低K材料介质层作为隔离层;

将围栅纳米线N型场效应管芯片、围栅纳米线P型场效应管芯片和SOI衬底通过键合进行连接。

10.根据权利要求9所述的堆叠式围栅纳米线CMOS场效应管结构,其特征在于,将所述围栅纳米线N型场效应管或围栅纳米线P型场效应管与SOI衬底直接相连。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海集成电路研发中心有限公司,未经上海集成电路研发中心有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201711446763.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top