[发明专利]一种堆叠式围栅纳米线CMOS场效应管结构及制作方法有效
申请号: | 201711446763.9 | 申请日: | 2017-12-27 |
公开(公告)号: | CN108172549B | 公开(公告)日: | 2020-09-04 |
发明(设计)人: | 尚恩明;胡少坚;陈寿面 | 申请(专利权)人: | 上海集成电路研发中心有限公司 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238;H01L27/092 |
代理公司: | 上海天辰知识产权代理事务所(特殊普通合伙) 31275 | 代理人: | 吴世华;陈慧弘 |
地址: | 201210 上海市*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种堆叠式围栅纳米线CMOS场效应管结构,包括:半导体衬底,上下堆叠设于所述半导体衬底上的围栅纳米线N型场效应管和围栅纳米线P型场效应管,所述围栅纳米线N型场效应管和围栅纳米线P型场效应管之间以介质层相隔离。本发明可实现独立控制CMOS中的N型场效应管和P型场效应管,能有效消除短沟道效应和量子效应产生的不利影响,避免平行CMOS器件中可能存在的闩锁效应,提高器件的性能,并可明显缩小CMOS器件的面积占比。本发明还公开了一种堆叠式围栅纳米线CMOS场效应管结构的制作方法。 | ||
搜索关键词: | 一种 堆叠 式围栅 纳米 cmos 场效应 结构 制作方法 | ||
所述围栅纳米线N型场效应管芯片的制作包括:
提供一第一体硅衬底,在所述第一体硅衬底上依次淀积底层SiGe层、中间Si层和上层SiGe层,构成超晶格;
刻蚀超晶格,形成一至多个Fin结构,并形成横跨Fin的赝栅极;
从Fin的两端向内刻蚀Fin的底层SiGe层和上层SiGe层材料,直至赝栅极的边缘,使Fin的中间Si层露出,形成Si纳米线;
在赝栅极两侧形成侧墙,并在侧墙两侧生长掺杂C的Si材料,将露出的Si纳米线两端包围,以形成N型场效应管的源漏极;
将赝栅极剥离,并去除赝栅极位置上Fin的底层SiGe层和上层SiGe层材料,使Fin的中间Si层露出,形成作为沟道的Si纳米线;
在沟道位置的Si纳米线表面依次形成栅氧层和高K材料层,并形成横跨Fin的金属栅极;
所述围栅纳米线P型场效应管芯片的制作包括:
提供一第二体硅衬底,在所述第一体硅衬底上依次淀积底层SiGe层、中间Si层和上层SiGe层,构成超晶格;
刻蚀超晶格,形成一至多个Fin结构,并形成横跨Fin的赝栅极;
从Fin的两端向内刻蚀Fin的底层SiGe层和上层SiGe层材料,直至赝栅极的边缘,使Fin的中间Si层露出,形成Si纳米线;
在赝栅极两侧形成侧墙,并在侧墙两侧生长SiGe材料,将露出的Si纳米线两端包围,以形成P型场效应管的源漏极;
将赝栅极剥离,并去除赝栅极位置上Fin的底层SiGe层和上层SiGe层材料,使Fin的中间Si层露出,形成作为沟道的Si纳米线;
在沟道位置的Si纳米线表面依次形成栅氧层和高K材料层,并形成横跨Fin的金属栅极;
将形成的围栅纳米线N型场效应管芯片和围栅纳米线P型场效应管芯片以上下堆叠方式移植到一SOI衬底上,去除第一体硅衬底和第二体硅衬底,并在围栅纳米线N型场效应管芯片和围栅纳米线P型场效应管芯片之间形成低K材料介质层作为隔离层;
将围栅纳米线N型场效应管芯片、围栅纳米线P型场效应管芯片和SOI衬底通过键合进行连接。
10.根据权利要求9所述的堆叠式围栅纳米线CMOS场效应管结构,其特征在于,将所述围栅纳米线N型场效应管或围栅纳米线P型场效应管与SOI衬底直接相连。该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海集成电路研发中心有限公司,未经上海集成电路研发中心有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201711446763.9/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造