[发明专利]一种半导体器件

摘要

本发明公开了一种半导体器件，在本发明技术方案所述半导体器件中，当为第二N型环输入负压脉冲时，第二N型环和第二P型环之间的回路中，由于所述N型埋层的外边缘在所述P型基底上的正投影覆盖所述第二P型环的内边缘在所述P型基底上的正投影，所述N型埋层的掺杂浓度大于所述P型掺杂区的掺杂浓度，可以降低等效电路中的电阻，使得较多的功率分配到寄生二极管中，利用寄生二极管可以承受较高功率的特性，进而使得半导体器件的输入端可以承受较高的负向浪涌电压。

主权项

1.一种半导体器件，其特征在于，所述半导体器件包括：

在纵向上相对的正面结构以及背面结构；

在垂直于所述纵向的平面内，所述正面结构包括：功能区；包围所述功能区的第一N型环；包围所述第一N型环的第一P型环；包围所述第一P型环的第二N型环；以及包围所述第二N型环的第二P型环；相邻N型环和P型环之间具有浅槽隔离环；

所述背面结构包括P型基底以及位于所述P型基底朝向所述正面结构一侧表面的N型埋层；

在纵向上，所述N型埋层的外边缘在所述P型基底上的正投影覆盖所述第二P型环的内边缘在所述P型基底上的正投影；

所述第二N型环与所述N型埋层之间为N型掺杂区；所述第一P型环以及所述第二P型环与所述N型埋层之间均为P型掺杂区；所述N型埋层的掺杂浓度大于所述P型掺杂区的掺杂浓度。

2.根据权利要求1所述的半导体器件，其特征在于，在纵向上，所述N型埋层的外边缘在所述P型基底上的正投影与所述第二P型环的外边缘在所述P型基底上的正投影重合，或是，所述N型埋层的外边缘在所述P型基底上的正投影位于所述第二P型环的内边缘在所述P型基底上的正投影与所述第二P型环的外边缘在所述P型基底上的正投影之间。

3.根据权利要求1所述的半导体器件，其特征在于，所述第二P型环电连接有用于接地的接地端，所述第二N型环连接有用于输入预设输入电压的输入端。

4.根据权利要求3所述的半导体器件，其特征在于，所述预设电压包括负压脉冲；

所述接地端与所述输入端之间的等效电路包括：并联的第一支路以及第二支路；

所述第一支路包括：在所述接地端与所述输入端之间依次串接的第一电阻、第一寄生二极管、第二电阻以及第三电阻；所述第一电阻为所述第二P型环与所述N型埋层之间的P型掺杂区的纵向等效电阻；所述第一寄生二极管为该P型掺杂区与所述N型埋层之间的寄生二极管；所述第二电阻为所述N型埋层在第一区域的横向电阻，所述第二P型环的外侧和所述第二N型环的内侧之间区域正对的部分所述N型埋层为所述第一区域；所述第三电阻为所述第二N型环与所述N型埋层之间的N型掺杂区的纵向等效电阻；

所述第二支路包括：所述接地端与所述输入端之间依次串接的第四电阻、第五电阻、第二寄生二极管、第六电阻以及第七电阻；所述第四电阻为所述第二P型环下方部分P型掺杂区的纵向电阻；所述第五电阻为该P型掺杂区的横向等效电阻；所述第二寄生二极管为该P型掺杂区与相邻的N型掺杂区之间的寄生二极管；所述第六电阻为该N型掺杂区的横向等效电阻；所述第七电阻为所述第二N型环下方部分N型掺杂区的纵向电阻。

5.根据权利要求1所述的半导体器件，其特征在于，所述N型埋层与所述第二N型环之间通过位于二者之间的N型掺杂区电性连接。

6.根据权利要求1所述的半导体器件，其特征在于，所述P型基底与所述第二P型环之间通过位于二者之间的P型掺杂区和N型埋层电性连接。

7.根据权利要求1‑6任一项所述的半导体器件，其特征在于，所述半导体器件为LDMOS器件；所述功能区对应所述N型埋层的中心区域；所述功能区包括：源区，包围所述源区的栅区以及包围所述栅区的漏区；所述第一N环位于所述漏区表面内，与漏极连接；所述栅区与栅极连接；所述源极与源极连接。