[发明专利]半导体存储器件及其制作方法

摘要

本发明提供一种半导体存储器件及其制作方法，半导体存储器件主要包括在半导体衬底和导电材料层之间的位线接触，半导体衬底具有有源区、字线及字线隔离层，字线隔离层中具有位线接触沟槽。位线接触形成于位线接触沟槽，位线接触的一顶层被去除以形成凹槽，位线接触的侧壁与字线隔离层的侧壁之间具有侧壁沟槽。导电材料层具有第一填充部及第二填充部，第一填充部填充于侧壁沟槽内且内形成有孔洞，第二填充部填充于凹槽内。位线电极至少覆盖所述导电材料层。本发明的位线电极与有源区之间的接触处两侧设置孔洞，孔洞具有较低的介电常数，可以减少位线接触结构间的寄生电容，从而减轻信号延迟失效现象，提升动态随机存储器的性能。

主权项

1.一种半导体存储器件的制作方法，其特征在于，所述制作方法包括：1)提供一半导体衬底，所述半导体衬底形成有源区、字线及字线隔离层，所述字线隔离层中具有位线接触沟槽，所述位线接触沟槽显露所述半导体衬底在所述字线之间的部位；2)形成牺牲介质层于所述位线接触沟槽的底部及侧壁，并去除所述位线接触沟槽底部的所述牺牲介质层，以显露所述半导体衬底在所述字线之间的部位；3)填充位线接触层于所述位线接触沟槽中，刻蚀所述位线接触层直至低于所述牺牲介质层的顶面，以形成凹槽；4)去除所述牺牲介质层，以于所述位线接触层与所述字线隔离层之间形成侧壁沟槽；5)采用沉积工艺于形成导电材料层于所述侧壁沟槽内以及所述字线隔离层上，所述导电材料层位于所述侧壁沟槽内的部位有孔洞；以及6)形成电极材料于所述导电材料层上，并图案化刻蚀所述电极材料及所述导电材料层，以形成间隔排列的多根位线电极并使所述位线接触层分离为多个位线接触。