[发明专利]双重图形化方法及双重图形化结构有效
申请号: | 201711474154.4 | 申请日: | 2017-12-29 |
公开(公告)号: | CN109994379B | 公开(公告)日: | 2021-10-19 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 长鑫存储技术有限公司 |
主分类号: | H01L21/308 | 分类号: | H01L21/308 |
代理公司: | 北京市铸成律师事务所 11313 | 代理人: | 张臻贤;李够生 |
地址: | 230000 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及一种双重图形化方法及双重图形化结构,包括提供衬底,在衬底上形成硬掩膜层,在硬掩膜层上形成光刻层并使其图案化,硬掩膜层包含碳化物;采用第一蚀刻气体蚀刻硬掩膜层的上部;采用第二蚀刻气体蚀刻硬掩膜层的下部,直至暴露出衬底的上表面,以在硬掩膜层中形成硬掩膜图案;第二蚀刻气体对硬掩膜层的下部的蚀刻模式同时包含物理物性刻蚀和化学生成反应的离子轰击,使硬掩膜图案侧壁间的空白区的最大间隙尺寸及最小间隙尺寸皆控制在空白区的上开口尺寸的容许误差值20%以内。本发明分两次对硬掩膜层进行蚀刻,且两次蚀刻所用蚀刻气体不同,因此保证蚀刻出的硬掩膜图案的侧壁更加垂直。 | ||
搜索关键词: | 双重 图形 方法 结构 | ||
【主权项】:
1.一种双重图形化方法,其特征在于,包括:提供衬底,在所述衬底上形成硬掩膜层,在所述硬掩膜层上形成光刻层并使其图案化,所述硬掩膜层包含碳化物;蚀刻所述硬掩膜层,采用第一蚀刻气体以所述图案化的光刻层为掩膜蚀刻所述硬掩膜层的上部,但保留所述硬掩膜层的下部未图案化,随后采用第二蚀刻气体以所述图案化的光刻层为掩膜进一步蚀刻所述硬掩膜层的下部,直至暴露出所述衬底的上表面,以在所述硬掩膜层中形成硬掩膜图案,所述第二蚀刻气体对所述硬掩膜层的下部的蚀刻模式同时包含物理物性刻蚀和化学生成反应的离子轰击,使所述硬掩膜图案侧壁间的空白区的最大间隙尺寸及最小间隙尺寸皆控制在所述空白区的上开口尺寸的容许误差值20%以内。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司,未经长鑫存储技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201711474154.4/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造