[实用新型]一种基于多通道高速ADC的同步采集电路有效
| 申请号： | 201720178961.0 | 申请日： | 2017-02-27 |
| 公开（公告）号： | CN206451166U | 公开（公告）日： | 2017-08-29 |
| 发明（设计）人： | 陈晓红;吴阳 | 申请（专利权）人： | 四川鸿创电子科技有限公司 |
| 主分类号： | G06F3/05 | 分类号： | G06F3/05;H03M1/12 |
| 代理公司： | 成都弘毅天承知识产权代理有限公司51230 | 代理人： | 杨保刚 |
| 地址： | 610011 四川省成都市高新*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型提出了一种基于多通道高速ADC的同步采集电路，包括ADC数据采集模块、同步时钟控制模块和FPGA模块；ADC数据采集模块与FPGA模块和同步时钟控制模块连接，将输入的射频信号通过JESD204B接口输送到FPGA模块中；同步时钟控制模块为ADC数据采集模块提供时钟信号，并为ADC数据采集模块和FPGA模块提供Sysref信号。优点在于，本同步电路由于无需射频电路，简化硬件设计，解决了传统设计在体积、功耗、尺寸方面的缺陷问题；本电路在增加同步通道时候，只需要增加clk信号和sysref的输出路数，不需要额外的其他电路进行辅助设计或者校准通道。因此，在理论上，同步通道是可以无限的增加，因而特别适合雷达信号处理。 | ||
| 搜索关键词： | 一种 基于 通道 高速 adc 同步 采集 电路 | ||
【主权项】：
一种基于多通道高速ADC的同步采集电路，其特征在于，包括ADC数据采集模块、同步时钟控制模块和FPGA模块；所述ADC数据采集模块与FPGA模块和同步时钟控制模块连接，将输入的射频信号通过JESD204B接口输送到FPGA模块中；所述同步时钟控制模块为ADC数据采集模块提供时钟信号，并为ADC数据采集模块和FPGA模块提供Sysref信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于四川鸿创电子科技有限公司，未经四川鸿创电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201720178961.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种冶炼高炉修建用辅助装置
- 下一篇：一种电池粉末材料运输装置
