[实用新型]嵌套式Q值改善电路有效

专利信息
申请号: 201720336962.3 申请日: 2017-03-31
公开(公告)号: CN206807404U 公开(公告)日: 2017-12-26
发明(设计)人: 李纪鹏;徐志伟;刘东栋 申请(专利权)人: 浙江集速合芯科技有限公司
主分类号: H03B5/12 分类号: H03B5/12
代理公司: 南京苏高专利商标事务所(普通合伙)32204 代理人: 柏尚春
地址: 316000 浙江省舟*** 国省代码: 浙江;33
权利要求书: 查看更多 说明书: 查看更多
摘要: 实用新型公开了一种嵌套式Q值改善电路,包括负跨导单元和正跨导单元,所述负跨导单元和正跨导单元相互并联且连接在需要提高Q值的电路上;所述负跨导单元为交叉耦合差分对;所述正跨导单元为一个的微小的正阻抗电路,来抵消负阻抗电路带来的奇数阶IM产物。本实用新型的芯片面积及功率消耗量相比现有的Q值改善电路近乎忽略不计,但可以提高Q值,改善电路性能,且在PVT变化时得到更佳的稳定效果。
搜索关键词: 嵌套 改善 电路
【主权项】:
一种嵌套式Q值改善电路,其特征在于,包括负跨导单元和正跨导单元,所述负跨导单元和正跨导单元相互并联且连接在需要提高Q值的电路上;所述负跨导单元为交叉耦合差分对;所述正跨导单元包括第三晶体管M3、第四晶体管M4、第三电阻R3、第四电阻R4和第二电流源,第三晶体管M3的漏极和第四晶体管M4的漏极连接需要提高Q值的电路,第三晶体管M3的栅极接第三晶体管M3的漏极,第四晶体管M4的栅极连接第四晶体管M4的漏极,第三晶体管M3的源级与第四晶体管M4的源级分别通过第三电阻R3和第四电阻R4连接第二电流源I2。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浙江集速合芯科技有限公司,未经浙江集速合芯科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201720336962.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top